YosysHQ 发布 Tabby CAD Suite 20260709 版本
YosysHQ 发布 Tabby CAD Suite 20260709 版本，包含性能与缺陷修复等底层改进。该版本要求 CMake 3.28 及以上构建系统，支持 GCC-13 和 Clang-16 起编译器，并推荐 GCC-15、Clang-21 等更新版本。新版还包含基于 slang 库构建的 sv-elab，提供完全开源的 SystemVerilog 支持（尚不含 SVA）。
NEWS / 动态
#芯片EDA
按时间浏览，使用右上角筛选切换领域。
YosysHQ 官方动态官方发布AI 评分2828
Sigasi Visual HDL发行说明 官方动态官方发布精选AI 评分6262 Sigasi Visual HDL 2026.2 发布，新增模块化项目与 MCP 服务器
Sigasi Visual HDL 2026.2 发布，新增 Modular Projects 项目格式、Sigasi MCP 服务器和重写的 AI-ready CLI，并改进状态机条件可视化与依赖分析。
推荐理由：Sigasi 2026.2 把模块化项目、MCP 服务器与重写 CLI 一并落地，可用于比较 AI 辅助 HDL 开发的接入方式。
LLVM CIRCT电路中间表示发行官方发布AI 评分2222 CIRCT 电路中间表示工具 firtool 1.152.0 发布
CIRCT 项目的 firtool 发布 1.152.0 版本，为 ImportVerilog 和 Moore 方言新增 $fscanf/$sscanf 扫描格式支持、$timeformat 系统任务及 %l/%L 库绑定格式符。
行芯科技官方发布AI 评分3838 
行芯τ-Aware Signoff：守护每一颗τ芯片流片成功
行芯科技在EDA²主办的韬（τ）EDA工具链专题研讨会上分享τ-Aware Signoff方案，以GloryEX和GloryBolt两大自主EDA产品分别承担RC寄生提取与EM/IR电源可靠性签核。
GDSFactory芯片版图设计自动化发行官方发布AI 评分1818 GDSFactory 芯片版图设计自动化发布 v9.45.0
GDSFactory 芯片版图设计自动化发布 v9.45.0，新增 GitHub 原生代码覆盖率报告，并优化组件查找与路径拉伸性能。该版本在碰撞时改为警告而非报错，改进 route_astar 路径搜索性能，并修复自定义 PDK 激活时残留层清理等问题。
Chipmind 官方动态官方发布AI 评分88 Chipmind 迁入苏黎世 Technopark，扩展自主芯片设计智能体团队
Chipmind 已搬入苏黎世 Technopark 更大的办公室，以扩展其自主芯片设计智能体并容纳新员工。新总部地址为 Chipmind AG, Technoparkstrasse Nr. 1, ZE 4012, 8005 Zürich，公司同时接入当地的 AI Startup Center 生态。
Verilator／Veripool官方发布AI 评分5050 Verilator 5.050 发布：支持 covergroup 与 FST 写入 API
Verilator 5.050 于 2026-07-01 发布，新增 covergroup、coverpoint 与 bins 支持，并引入新的 FST writer API，使用 FST 可能需安装 liblz4 或 liblz4-dev。
CHIPS Alliance官方发布AI 评分1818 CHIPS Alliance 开发者聚焦：AMI 首席安全架构师 Stefano Righi
CHIPS Alliance 开发者聚焦栏目介绍 AMI 首席安全架构师 Stefano Righi，他自1985年以固件开发者起步，近十年专注平台安全方案。Righi 最看重已毕业的 Caliptra 项目，该项目提供规范、硅逻辑、ROM 与固件，用于在数据中心级 SoC 中实现 Root of Trust for Measurement 模块，支持设备身份、度量启动与证明。
CHIPS Alliance官方发布精选AI 评分6060 
CHIPS Alliance 介绍 VeeR EL2 RISC-V 核双核锁步实现
CHIPS Alliance 成员 Antmicro 介绍了在 VeeR EL2 32 位 RISC-V 核中实现双核锁步（DCLS）的方法，该功能为可选、默认关闭，启用后会实例化一个延迟可配置的 Shadow Core 并与主核比对输出。
推荐理由：CHIPS Alliance 成员 Antmicro 说明 VeeR EL2 双核锁步的可选配置、寄存器监控与 cocotb/PyUVM 验证流程，可供安全关键设计参考。
OpenROAD／OpenROAD Initiative官方发布AI 评分5050 OpenROAD 百场用户访谈：先进节点 DSE、AI 工作流与 PDK 获取成核心诉求
UC San Diego、亚利桑那州立大学、布朗大学与 Precision Innovations 团队在 NSF POSE 项目支持下，于 2026 年 1-2 月完成 103 场 OpenROAD 用户访谈。
概伦电子官方发布精选AI 评分6767 概伦电子收购锐成芯微及纳能微获证监会注册通过
概伦电子收购锐成芯微及其控股纳能微于2026年6月29日获中国证监会注册通过。锐成芯微在模拟混合IP、射频IP、嵌入式存储IP三大细分赛道位居国内首位，并通过纳能微拓展高速接口IP，拥有覆盖全球30多家晶圆厂、4nm-180nm工艺的上千套经硅验证物理IP。概伦电子称将借此从EDA工具提供商转向EDA+IP全链路赋能平台，并计划拓展至先进封装和3D-IC。
推荐理由：概伦电子收购锐成芯微获证监会注册通过，原文交代了标的IP资产规模与EDA+IP整合的三层规划。
LLVM CIRCT电路中间表示发行官方发布AI 评分2020 LLVM CIRCT 电路中间表示 firtool-1.151.0 发布
LLVM CIRCT 项目发布 firtool-1.151.0，移除 Python 3.10 wheel，并升级 LLVM 与 slang 提交版本。
NVIDIA 官方动态官方发布AI 评分2222 
NVIDIA 如何用 Agent Toolkit 构建可信专用 AI
NVIDIA 介绍其 Agent Toolkit，由 Nemotron 开放模型、NemoClaw 蓝图和 OpenShell 运行时组成，为企业和开发者提供可定制、可控制的专用 AI 智能体基础。
LLVM CIRCT电路中间表示发行官方发布AI 评分1010 LLVM CIRCT 电路中间表示工具 firtool-1.150.2 发布
LLVM CIRCT 电路中间表示工具 firtool-1.150.2 发布，本次变更由 @seldridge 调整 _all_ Upload Wheel Jobs 中的 Python 版本。完整变更记录见 Full Changelog。
行芯科技官方发布AI 评分1818 
行芯科技获浙江省知识产权奖两项二等奖
行芯科技获评浙江省知识产权发明专利二等奖和计算机软件二等奖，获奖名单由浙江省市场监督管理局在《关于公布省政府质量奖等获奖项目和组织名单的通知》（浙市监质〔2026〕2号）中公布。该奖为浙江省政府设立的最高层级知识产权荣誉，公司称此次"双奖"印证其"技术深耕+知识产权强基"战略及专利、软著、商业秘密协同保护体系的成效。
LLVM CIRCT电路中间表示发行官方发布AI 评分1212 LLVM CIRCT 电路中间表示工具 firtool-1.150.1 发布
LLVM CIRCT 项目的电路中间表示工具 firtool 发布 1.150.1 版本。此次变更由 @seldridge 提交，在 uploadWheels 环节指定了 Python 版本。完整变更记录见 Full Changelog。
LLVM CIRCT电路中间表示发行官方发布AI 评分2222 CIRCT 电路中间表示 firtool-1.150.0 发布
CIRCT 项目发布 firtool-1.150.0，更新涵盖 ESI 运行时 Windows 支持与竞态修复、ImportVerilog 对 use-before-declare、DPI 导出声明及 $test$plusargs 等支持，以及 Arc 协程算子与 LowerCoroutines 流程。
LibreLane ASIC设计流程发行官方发布AI 评分2020 LibreLane ASIC 设计流程 3.1.0.dev2 开发版发布
LibreLane ASIC 设计流程发布 3.1.0.dev2 开发版，新增 sky130 padring 生成支持，并加入 sky130 全芯片设计 CI 流程。该版本在综合阶段移除全部 formal cells，改用 SYNTH_BUFFER_CELL 做端口缓冲，同时为 gf180mcu 增加 3v3 PAD 支持及多项改进，KLayout.Render 现可仅凭 GDS 运行。
NVC VHDL编译器发行官方发布AI 评分1515 NVC VHDL 编译器 1.21.1 发布
NVC VHDL 编译器发布 1.21.1 小版本错误修复更新，修复了同名重载子程序调用被误报为歧义（#1560）、VHPI 外部子程序读取标量 out 和 inout 参数（#1570）、过程内分配含无约束字段记录时的内存损坏（#1576），以及进程内常量时间表达式使用 'stable 属性时的崩溃（#1537）。
ACM SIGDA官方发布AI 评分1818 IEEE HOST 2027 征稿启动：硬件安全与信任研讨会
IEEE HOST 2027 已开放征稿，第20届会议将于2027年5月在华盛顿特区举办。征稿覆盖AI与硬件安全、硬件安全CAD验证、PUF/TRNG等安全原语、攻击与防御、架构与系统安全、Chiplet与先进封装安全等方向，设长文（10页正文加2页参考文献）与短文（5页正文加1页参考文献）两种格式，采用双盲评审，仅长文进入rebuttal流程。
GDSFactory芯片版图设计自动化发行官方发布AI 评分1313 GDSFactory 芯片版图设计自动化 v9.44.0 发布
GDSFactory 发布 v9.44.0，修复了与元件边界齐平的引脚端口方向问题，并恢复 npoints 下限使小半径弯曲保持弧形。该版本在 get_cross_section 中对 CrossSection 实例应用设置覆盖，为 AWG 增加 length_increment，并优化 extrude() 截面循环以共享三角函数计算。
CHIPS Alliance官方发布AI 评分2222 
CHIPS Alliance 参加 2026 OCP EMEA 峰会，Antmicro 演示 Guineveer RISC-V 参考设计
CHIPS Alliance 于 4 月 29-30 日在巴塞罗那参加 2026 OCP EMEA 峰会，Google 与 Antmicro 代表在展台讨论开源芯片开发。
FOSSi Foundation官方发布AI 评分4242 
El Correo Libre 第98期：ODE4EC 启动、HeiChips 夏令营与 z386 开源 i386 克隆
开源硬件基金会支持的 ODE4EC 启动，这项为期三年的计划聚焦开源 EDA 工具、开放设计 IP 与开放 PDK，下设 ODE4EC-AMS、ODE4EC-DIG 和 ODE4EC-PIV 三个项目，分别覆盖模拟混合信号、数字设计与验证流程集成。
LibreLane ASIC设计流程发行官方发布AI 评分2222 LibreLane ASIC 设计流程 3.0.4 发布
LibreLane ASIC 设计流程发布 3.0.4 版本，更新了已弃用的 GitHub Actions，并在 Magic 中按场景关闭锁定、崩溃备份与 DRC 功能。
OSVVM 官方验证方法新闻官方发布AI 评分2828 OSVVM 2026.05 发布：新增构建完成脚本退出与动态向量等更新
OSVVM 发布 2026.05 版本，新增构建完成后脚本退出功能：当设置 ExitOnBuildDone 且未启用交互仿真或调试时，按有无错误返回 1 或 0 退出码。
Arm 官方动态官方发布AI 评分2222 Arm 2026年5月生态动态：Arm Performix、AGI CPU、SME2与KleidiAI、Arm Create及KleidiCV 26.03
Arm 汇总了5月生态进展：Arm Performix 支持在 Arm Neoverse 平台（含 Google Cloud Arm 实例）上剖析与优化 RAG 流水线；Arm AGI CPU 面向智能体 AI 编排，并与 Canonical、Google Cloud 扩展全栈支持。
Blue Pearl Solutions 官方动态官方发布AI 评分2020 Blue Pearl Solutions：有效 RTL 签核需要规则，也需要例外
Blue Pearl Solutions 提出，RTL lint 签核应先建立明确的规则包，再对确有依据的违规授予带说明的豁免。规则包可基于 STARC、DO-254 及 ESA 等专用规则集定制，覆盖 CDC、RDC、FSM、锁存器推断与未连接信号等检查。团队还需跨多次分析跟踪错误、警告与豁免趋势，判断设计是否收敛到可签核状态。
UCIe Consortium官方发布AI 评分2525 
UniVista 谈 UCIe 如何成为 Chiplet 产业的基石
UniVista 作为 UCIe IP 供应商，提出 UCIe IP 产品竞争力取决于四个维度：对从物理层到协议层完整规范的理解、基于行业洞察的产品定义、涵盖 SI/PI/EMI/热与应力的工程实现，以及跨晶圆厂、先进封装、EDA 与 NoC 的开放生态协作。
YosysHQ 官方动态官方发布AI 评分1818 YosysHQ 发布 Tabby CAD Suite 20260602 版本
YosysHQ 发布 Tabby CAD Suite 20260602 版本，包含性能与缺陷修复方面的底层改进。该版本将最低支持的 C++ 标准更新为 C++20，并预告下一版本将转向 CMake 构建系统，维护自定义插件的客户需提前准备构建环境与工作流。
CHIPS Alliance Chisel 发行官方发布AI 评分2828 Chisel v7.13.0 发布
Chisel v7.13.0 发布，新增面向 Chisel 7 的 ChiselTest 兼容层，并加入用于 Chisel 类型元数据的 circt_debug_* 内建指令。后端将 FIRRTL 版本升至 7.0.0，CIRCT 依赖更新至 firtool-1.149.0，同时修复域定义传播问题并支持 OpaqueTypes 的 Lookupable 查找。
YosysHQ Yosys 综合发行官方发布AI 评分3232 Yosys 0.66 发布
Yosys 0.66 发布，要求使用支持 C++20 的 C++ 编译器，并预告下一版本将迁移至 CMake 构建系统。新增 lattice_dsp_nexus pass 用于 Lattice Nexus DSP 推断，synth_gatemate pass 新增 -scopename 选项并传递至 flatten。
CHIPS Alliance官方发布AI 评分4242 CHIPS Alliance 赞助 Latch-Up 2026，展示 SystemVerilog 工具、Verilator 与开放 PDK 进展
CHIPS Alliance 赞助了 5 月 1-3 日在加拿大滑铁卢举行的 Latch-Up 2026 开源硅会议，会上多场演讲与其倡议相关。
LLVM CIRCT电路中间表示发行官方发布AI 评分2222 CIRCT 电路中间表示工具 firtool 1.149.0 发布
CIRCT 的 firtool 发布 1.149.0 版本，新增 FIRRTL 的 lower-to-core 对 firrtl.fprintf 的支持，并让 ESI 运行时支持超过 64 位的整数。
KLayout官方发布AI 评分2222 KLayout 0.30.9 版本发布
KLayout 发布 0.30.9 版本，修复屏幕尺寸断言崩溃与堆内存释放后使用问题，并解决单元库重载失效、技术专属 python 目录未加入路径等缺陷。该版本新增库 API 细粒度控制、LayoutView 的 on_current_layer_changed_event 发布、Python/Ruby 标签真实文本边界框，以及所有模式下放置过孔等增强。
思尔芯官方发布AI 评分5858 
思尔芯推出DFI适配内存模型方案，支持DDR5/LPDDR5原型验证
思尔芯推出DFI适配验证解决方案，其Memory Model IP利用FPGA已有DDR4物理接口模拟DDR5、LPDDR5及HBM2E/3行为，并增加可观测可控制的后门接口。
OSVVM 官方验证方法新闻官方发布AI 评分5858 
OSVVM 作者详解如何构建协仿真验证组件：以 PCIe VC 为例
OSVVM 作者以 2026.01 版本新增的 PCIe 协仿真 VC 为例，说明如何把 C 协议模型接入 VHDL 验证组件。文章拆解了 MIT 记录信号、VUserMain 入口、VTrans 外部过程与适配层之间的连接方式，并介绍用背靠背自洽测试和 Altera Cyclone V PCIe Hard IP 仿真模型验证该 VC 的两条路径。
思尔芯官方发布AI 评分3232 
新左移：以FPGA原型验证为“决策透镜”，加速RISC-V IP精准选型
思尔芯提出“新左移”理念，将FPGA原型验证前移至RISC-V IP选型与架构探索阶段，用MHz级真实运行数据替代仅靠数据手册和基准分数的评估。其芯神瞳S8-100搭载AMD Versal VP1902自适应SoC，单核等效逻辑门约1亿门。思尔芯已与开芯院、玄铁、Andes等20余家伙伴合作，玄铁C925在S8-100上完成首次公开展示，香山昆明湖验证扩展至16核。
IEEE TCAD官方发布AI 评分5858 FrqBooster：面向多die FPGA的拥塞感知HLS加速器频率优化映射
研究提出面向频率的HLS加速器设计空间探索方法FrqBooster，用拥塞感知的模块映射算法缓解多die FPGA上的跨die互连延迟、局部资源拥塞和设计空间膨胀问题。方法先分析加速器模块间连接并构建优化目标，再分析各模块资源开销并提出两阶段资源均衡策略，最后用拥塞感知算法完成整体探索。实验显示，在U250和U280平台上，FrqBooster相对Vivado默认实现的最大频率提升分别为73.15%和81.22%；在加速器设计空间探索场景中相对相关工作的最大提升为25.84倍。
LLVM CIRCT电路中间表示发行官方发布AI 评分2525 CIRCT 电路中间表示工具 firtool 1.148.0 发布
CIRCT 项目的 firtool 发布 1.148.0 版本，新增 synth.onehot、synth.mux_inv、synth.gamble 等综合算子，并为 ImportVerilog 增加 onehot 与文件 I/O 系统任务支持。
KLayout官方发布AI 评分2020 KLayout 服务器迁移及 0.30.9–0.30.12 版本更新
KLayout 因新服务器出现问题已回退至原版本，并陆续发布 0.30.9 至 0.30.12 版本。0.30.12 为修复 issue #2434 的热修复版，使用 Ruby PCells 的用户需升级，0.30.11 因严重问题被跳过。@kazzz 已提供 0.30.12 的 MacOS DMG 安装包。