左移正演变为系统级问题：Synopsys、Silvaco、Axiomise、Hiveware 专家谈验证与验证扩展
Semiconductor Engineering 圆桌讨论指出，左移正从验证扩展到系统级验证，工具与模型割裂的工作流让已通过验证的组件仍出现 bug 逃逸。Synopsys 的 Frank Schirrmeister 认为智能体 AI 可改善跨学科协调、识别瓶颈并优化工具使用，但无法取代仿真和硬件仿真等基础流程。
NEWS / 动态
#芯片EDA
按时间浏览，使用右上角筛选切换领域。
Semiconductor EngineeringAI 评分3030
Verilator／VeripoolAI 评分4242 Verilator 5.054 发布：拆分分支覆盖率选项并扩展 SystemVerilog 支持
Verilator 5.054 于 2026-11-01 发布，新增独立的 `--coverage-branch` 选项，与 `--coverage-line` 分开，此前使用 `--coverage-line` 的用户可能需要补加该选项。
芯和半导体AI 评分5858 
芯和半导体发布EDA2027版本，推出AgentEvo智能体平台与XAI物理智能底座
芯和半导体在2026用户生态大会上发布EDA2027版本，新增3DIC PDK和光电联合仿真平台，并将AI for EDA从单点功能推向平台化。
arXiv 原始研究精选AI 评分6262 APPlace：协同优化器件位置与接入点的布线感知模拟布局
APPlace 是一个布线感知的模拟布局框架，在全局布局阶段同时优化器件位置与接入点（AP）选择，随后通过合法化阶段保留全局布局建立的结构。作者指出，现有解析布局方法在基于中心的线长代理下只优化器件坐标，把接入点选择留给布线；但模拟电路的布线引脚是一段可延伸的端子金属而非固定点，最佳接入点取决于相连器件的摆放位置，仅优化坐标会针对布线器不会使用的连接点。在四个真实模拟基准上，APPlace 在布局面积相当的情况下取得优于代表性基线的整体后布局性能；消融实验显示，去掉接入点协同优化会使 OTA 基准的 CMRR 最多下降 13 dB，比较器延迟增加 23%。
推荐理由：论文指出模拟布线引脚是可延伸金属而非固定点，把接入点选择并入全局布局协同优化，并给出消融影响。
Semiconductor EngineeringAI 评分3838 重新思考芯片设计中的左移：AI智能体与数字孪生带来的信任与验证挑战
Synopsys、Silvaco、Axiomise与Hiveware专家在Semiconductor Engineering圆桌讨论中指出，AI智能体和数字孪生正让材料、晶体管结构与芯片架构等更多设计选项得以更早探索，但左移并未消除验证瓶颈。
Semiconductor EngineeringAI 评分2222 为什么热分析不再是签核问题：多物理场分析需前移至架构与布局规划
Keysight EDA 软件解决方案新市场管理总监 Chris Mueth 指出，AI、高性能计算与先进封装推高功率密度，热行为已影响性能、封装架构、机械应力、可靠性与布局规划，热分析不能再留到最终验证阶段。他主张在设计各阶段采用适当精度的仿真与抽象，并用降阶建模、叠加等技术兼顾精度与规模；MCP 可协助编排复杂工具与数据，但 AI 不能替代可信的物理仿真。
Semiconductor EngineeringAI 评分5656 Siemens 将 Tessent 在系统测试加入电压感知监控演示
Siemens EDA 宣布把 Tessent In-System Test 加入与 Movellus Aeonic Insight 掉压检测器、Tessent Embedded Analytics 联合的演示，在 Veloce proFPGA 平台上运行。
NVC VHDL编译器发行AI 评分1515 NVC VHDL 编译器 1.23.1 发布
NVC VHDL 编译器发布 1.23.1 小版本错误修复更新。
Siemens Questa / Verification Horizons 官方博客AI 评分2222 Siemens EDA 专家解读 2026 功能验证研究：首次流片成功率仅 5%
Siemens EDA 首席科学家 Harry Foster 将于 11 月 10 日举办网络研讨会，解读 2026 功能验证研究。研究显示，IC/ASIC 项目首次流片成功率已降至仅 5%，约四分之三的 IC/ASIC 与 FPGA 项目未能按原计划推进。
Semiconductor EngineeringAI 评分3838 半导体模型能隐藏多少信息？
先进封装让工艺行为跨越公司边界，一家供应商隐藏的内容会影响另一家公司的预测，而加密与抽象虽能保护配方，却不告知接收方模型何时失效。PDF Solutions、Brewer Science、Amkor、ASE 与 Silvaco 等公司人士讨论如何在共享模型与保护工艺 IP 之间划定边界，并指出模型可能准确却不适配所问问题，其适用范围应与模型本身一同交付。
合见工软精选AI 评分6060 
合见工软与开芯院在RISC-V峰会展示香山验证方法论
合见工软与北京开源芯片研究院在第六届RISC-V中国峰会上展示软硬双线的香山验证方法论：软件侧UVS+、UVD+适配香山平台并与UCAgent智能验证平台打通仿真与智能验证双通道，硬件侧香山·八达岭可扩展智算IP在PD-AS原型验证平台上跑通并现场实机演示。合见工软称联合测试中UVS+针对香山昆明湖架构的单核仿真性能较国际主流竞品提升高达2倍，并获颁香山企业贡献者奖项。
推荐理由：合见工软与开芯院在RISC-V峰会同台展示仿真调试适配、智能验证对接与原型验证跑通三条合作线，可观察国产工具链在香山生态中的接入方式。
合见工软AI 评分5858 合见工软在 RISC-V 中国峰会介绍 UniVista Hybrid 混合仿真与玄铁 C930 迁移案例
合见工软在第六届 RISC-V 中国峰会芯片设计与验证分论坛上介绍了 UniVista Hybrid Emulation 混合仿真方案，并分享与达摩院玄铁团队合作的玄铁 C930 RISC-V SoC 迁移案例。
Sigasi 官方动态AI 评分2525 Sigasi Visual HDL 发布 23 段 RTL 开发演示视频
Sigasi 发布 23 段短视频、共 7 个章节，演示 Sigasi Visual HDL 在真实 SystemVerilog、Verilog 和 VHDL 代码上的功能，无需安装即可按任意顺序观看。
OpenROAD／OpenROAD InitiativeAI 评分5858 OpenROAD 部署方式更新：Bazel 成为受支持构建系统，CMake 将于 11 月 1 日移除
OpenROAD 宣布现代化部署方式，Bazel 成为受支持的构建系统，CMake 被弃用并计划于 2026 年 11 月 1 日移除，现有用户需按安装指南迁移。官方给出预编译包、容器、打包归档和 Bazel 源码构建四种安装路径，并计划为正式版本提供原生 RPM、DEB 包和可解压 tarball 归档。
Accellera Systems Initiative精选AI 评分6060 Accellera 批准功能安全语言标准 FSL 1.0 发布
Accellera 董事会批准功能安全语言标准 FSL 1.0 发布，该标准为功能安全信息的表示、交换和集成提供统一语言与数据模型，可立即下载。FSL 1.0 基于 TCL 语法，支持跨供应链创建和交换 FMEDA 数据，涵盖失效模式、安全机制、技术信息与安全需求，并支持分层 FMEDA 及 ISO 26262、IEC 61508 相关失效率与指标的计算报告。
推荐理由：FSL 1.0 把功能安全数据从表格和私有格式中抽出来，可用于观察安全分析与设计验证流程的衔接方式。
Accellera Systems InitiativeAI 评分5858 Accellera 批准功能安全语言标准 FSL LRM 1.0 发布
Accellera 批准功能安全语言标准 FSL LRM 1.0 发布，该标准提供数据模型驱动的语言，用于编写和交换 FMEDA 数据，包括失效模式、安全机制和安全指标。Agnisys、Intel、Siemens EDA 和 Synopsys 在引述中表示支持，并称该标准有助于弥合 ISO 26262 与 IEC 61508 要求同数据采集共享方式之间的差距，提升半导体供应链的互操作性与可追溯性。
Synopsys 官方新闻RSSAI 评分5858 
Synopsys 在 NVIDIA GTC Berlin 展示 20 多款 GPU 加速 EDA 方案
Synopsys 在 NVIDIA GTC Berlin 展示 20 多款 GPU 加速的 EDA 与多物理场方案，现已支持 50 个 NVIDIA CUDA-X 库和框架。
NVIDIA 官方动态精选AI 评分6565 NVIDIA cuDSS 正式发布，加速工程与科学仿真
NVIDIA 宣布 cuDSS 正式发布，这是 CUDA-X 库，把工程与科学仿真中的大规模稀疏系统求解迁移到 GPU 上。
推荐理由：cuDSS 把稀疏求解放到 GPU 上，原文列出应用材料、Cadence、Synopsys 等工具接入后的加速倍数，可用于比较仿真流程的 GPU 改造条件。
Chipmind 官方动态AI 评分3838 
如何用 Chipmind Agents 与 RTL Canvas 操作 IP-XACT
Chipmind 介绍如何用 RTL Canvas 将 IP-XACT 元数据可视化为原理图，并由 Chipmind Agents 在底层执行编辑。以开源 PULPino 打包中 882 行 XML 的 apb_uart 组件为例，画布按总线类型着色、折叠物理端口，代理通过 add_instance、connect 等类型化操作生成结构化增量并以 Visual Diff 呈现。
Agnisys 官方动态AI 评分2020 
Agnisys 谈芯片设计方法：从可执行规范自动生成 RTL、UVM 与 C/C++ 测试
Agnisys 介绍以可执行规范为单一事实来源的“规范自动化”方法，从规范自动生成 RTL、UVM 测试及 C/C++ 测试代码。可自动生成的部分包括可编程寄存器、存储器、状态机、总线接口、CDC 逻辑与功能安全机制等，寄存器测试覆盖间接、索引、只读/只写等多种类型。该方法用于设计、验证、软件开发与硅前硅后验证，规范变更后重新生成即可保持各团队同步。
Siemens Calibre 官方技术博客精选AI 评分6262 Siemens 将 NVIDIA cuLitho 集成进 Calibre，光刻优化最高提速 12 倍
Siemens Digital Industries Software 与 NVIDIA 将 GPU 加速计算光刻库 cuLitho 集成进 Siemens Calibre，在 OPC 等光刻优化负载上实现最高 12 倍加速。
推荐理由：原文给出 Calibre 与 cuLitho 集成在光刻优化负载上的加速倍数与仿真区间，可用于判断 GPU 加速在 OPC、ILT 流程中的接入位置。
Agnisys 官方动态AI 评分3333 Agnisys 2026 Q3 通讯：IDS-AI 验证流水线与 SystemRDL 严格合规等更新
Agnisys 发布 2026 Q3 通讯，重点介绍 IDS-AI 以可核查、可引用的流水线方式支撑 AI 对规格的每项判断，而非仅凭模型结论。
YosysHQ Yosys 综合发行AI 评分2727 Yosys 0.70 发布
Yosys 0.70 发布，新增 optbarriers 实验性优化屏障插入流程，并为 flatten 和 prep 增加 -barriers 选项。新增 mcm 流程用共享加法器图替换常数乘法器，alumacc 增加 -macc-only，rmports 增加 -purge，ltp 增加 -select，同时移除 read_xaiger2 流程。终端模式新增彩色日志输出。
YosysHQ 官方动态AI 评分1818 
YosysHQ 发布 Tabby CAD Suite 20261013 版本
YosysHQ 发布 Tabby CAD Suite 20261013 版本，可下载，该版本包含底层性能改进与缺陷修复。另悉，下次 Yosys 用户组会议上 Hendrik 将介绍 EDAcation——一个把开源 FPGA 工具链整合进单一学生友好环境的 Visual Studio Code 扩展。
Siemens Calibre 官方技术博客AI 评分5858 
Siemens 博客介绍用 Insight Analyzer 结构分析定位模拟电路浮空网络
Siemens Calibre 博客介绍用 Insight Analyzer 做结构签核，从 VDD、GND 等已知电压源沿电路图传播，标出在给定使能/关断配置下缺少直流路径的网络。
合见工软精选AI 评分6262 
合见工软UVS+完成香山处理器全功能适配，单核仿真性能提升达2倍
合见工软与北京开源芯片研究院宣布，其自研数字仿真器UVS+已完成香山高性能开源RISC-V处理器的全功能适配，在支持调试、覆盖率收集等全功能基础上，单核仿真性能相较国际领先产品提升高达2倍。
推荐理由：合见工软公布UVS+与香山处理器的适配范围与联合测试性能数据，可用于了解国产仿真器在RISC-V验证中的接入方式。
YosysHQ 官方动态AI 评分5252 
YosysHQ 博客介绍 EDAcation：把 FPGA 硬件综合过程可视化
YosysHQ 博客刊出 Hendrik Folmer 的客座文章，介绍 EDAcation 这一 Visual Studio Code 扩展，它把开源 FPGA 工具链整合进单一环境，将综合、布局布线与可视化放在同一工作流中。
UCIe ConsortiumAI 评分2222 
UCIe 晶圆厂问答：Intel Foundry Services 与 Samsung Foundry 谈 Chiplet 架构的未来
UCIe Consortium 发布对 Intel Foundry Services 和 Samsung Foundry 的问答，讨论 chiplet 架构采用趋势与 UCIe 互连标准的作用。
Siemens Questa / Verification Horizons 官方博客AI 评分2222 
在 ITC 2026 上了解更智能的 In-System Test 验证方法
西门子将在 ITC 2026 展台演示其 In-System Test 验证方法，把 Tessent 实现与 Questa One、Veloce CS 验证技术连成可扩展的分阶段流程。
Siemens Questa / Verification Horizons 官方博客AI 评分5858 
UALink over UCIe 3.0：面向 Chiplet 设计的性能优化解析
Siemens Verification Horizons 博客解析 UALink over UCIe 3.0 如何为 Chiplet 加速器系统提供互联架构。
CHIPS Alliance Chisel 发行AI 评分2222 Chisel v7.16.0 发布
Chisel v7.16.0 发布，Cat 中保留字面量，chiseltest 基本重新实现 verify 函数。修复 Scala 2 中 @public 构造函数 val、connect/bulkConnect 硬件错误区分 LHS/RHS、异常抛出时 DynamicContext 状态泄漏，以及 Bool 调整大小时给出描述性错误。
Siemens Calibre 官方技术博客AI 评分4242 
解决 CFET 与背面供电的寄生提取挑战
Siemens Calibre xACT 支持 CFET 建模，并覆盖正面与背面金属层、界面、硅通孔及复杂布线图形的提取，用于分析 CFET 与埋入式电源轨结构中的寄生电阻和电容。
Siemens Questa / Verification Horizons 官方博客AI 评分4040 
从PCIe到UCIe：Chiplet集成如何延续PCIe生态
随着芯片从单片SoC转向Chiplet架构，PCIe 8.0流量可通过UCIe 3.0在封装内裸片间传输，同时保留PCIe协议模型与软件生态。Siemens Avery PCIe VIP与Avery UCIe VIP提供跨层验证框架，覆盖电源管理、复位、重训练、恢复、降级链路与链路错误处理，并含合规测试套件验证事务顺序、载荷完整性与信用恢复。
Sigasi Visual HDL发行说明 官方动态AI 评分4040 Sigasi Visual HDL 2026.4 发布：新增 Analysis Effort 配置与许可调整
Sigasi Visual HDL 2026.4 新增可配置的 Analysis Effort，对 IP 和库选用 Minimal 模式后仅做索引等最小处理，引用仍保留，但速度更快、内存占用更低且不再报告这些问题。
FOSSi FoundationAI 评分2222 
FOSSi Foundation《El Correo Libre》第100期：ORConf 2026、FuseSoC 15周年与OpenTitan Peppermint
FOSSi Foundation发布《El Correo Libre》第100期，回顾ORConf 2026以近200名注册者、60余场演讲成为迄今最大一届。开源包管理与构建工具FuseSoC迎来15周年，已支持EDAM过滤器、虚拟核冲突处理、Edalize流程API及GHDL仿真器等，源码以BSD 2-Clause许可发布。
NVC VHDL编译器发行AI 评分4242 NVC VHDL 编译器 1.23.0 发布
NVC VHDL 编译器发布 1.23.0 版本，新增对 SystemVerilog 赋值模式表达式、过程断言和定宽类型转换的支持，并可通过捆绑的 VHPI 插件实现随机信号初始化以排查复位问题。
Siemens Questa / Verification Horizons 官方博客AI 评分3838 
Siemens Questa One Verification IQ Compliance Advisor：面向 FMEDA 的功能安全合规工具
Siemens EDA 的 Questa One Verification IQ Compliance Advisor 用于功能安全合规中的 FMEDA 创建与维护，提供贯穿功能安全生命周期的端到端追溯，可从 Jama、Polarion、DOORS 的需求直接关联到 FMEDA 记录。该工具支持从 Excel 和 CSV 导入 FMEDA 数据，并内置版本管理，以减少手工录入与迁移风险。
OSVVM 官方验证方法新闻AI 评分2828 OSVVM 协同仿真运行期选项配置方法
OSVVM 协同仿真程序无法像普通 C/C++ 程序那样通过 main 接收命令行参数，因此改用 vusermain.cfg 文件在运行期指定各节点的“命令行”。
培风图南AI 评分4242 
培风图南在IDAS 2026发布基于TCAD的虚拟工艺平台
培风图南在IDAS 2026主论坛发布基于TCAD的虚拟工艺平台，该平台属EDA²创新基础设施，覆盖化学机械抛光、沉积、光刻、刻蚀、离子注入、热退火等完整工艺流程，实现从校准到预测再到优化的正向研发闭环。公司称其MozzTCAD是国内唯一支持FinFET、Nanosheet的3D TCAD仿真工具，已通过行业龙头客户验收，并在部分场景实现对国际标杆产品的性能反超。
Siemens Questa / Verification Horizons 官方博客AI 评分2222 
为何现代系统验证需要演进：Siemens Questa One VeriThreader 的验证可追溯性方案
Siemens EDA 推出 Questa One VeriThreader，用于建立覆盖系统架构到硅片的数字验证线索。其核心是 Verification Capture Point（VCP），将参数化需求与模型、测试、配置和结果等验证证据关联，使验证活动可追溯、可查询。该工具支持跨领域工作流归一化连接，并提供基于角色的访问控制。