Synopsys 在 NVIDIA GTC Berlin 展示 20 多款 GPU 加速 EDA 方案
Synopsys 在 NVIDIA GTC Berlin 展示 20 多款 GPU 加速的 EDA 与多物理场方案，现已支持 50 个 NVIDIA CUDA-X 库和框架。
NEWS / 动态
资讯 · 全部
按时间浏览，使用右上角筛选切换领域。
Synopsys 官方新闻RSSAI 评分5858 NVIDIA 官方动态AI 评分5555 
NVIDIA 发布 cuDSS 正式版，并公布 Synopsys、Cadence 等仿真 GPU 加速进展
NVIDIA 在 GTC Berlin 宣布 cuDSS 正式可用，用于加速结构应力、流体、电磁场和半导体器件行为等仿真计算。imec 与英飞凌用 Synopsys 软件配合 NVIDIA 加速计算，S-Litho 在 imec 模型上基准测试最高 40 倍加速，英飞凌用 Sentaurus Device 配合 CUDA 库在下一代功率器件三维击穿仿真上实现 12 倍加速。
NVIDIA 官方动态精选AI 评分6565 NVIDIA cuDSS 正式发布，加速工程与科学仿真
NVIDIA 宣布 cuDSS 正式发布，这是 CUDA-X 库，把工程与科学仿真中的大规模稀疏系统求解迁移到 GPU 上。
推荐理由：cuDSS 把稀疏求解放到 GPU 上，原文列出应用材料、Cadence、Synopsys 等工具接入后的加速倍数，可用于比较仿真流程的 GPU 改造条件。
芯华章精选AI 评分6060 芯华章举办Agentic EDA研讨会，六家产业伙伴分享验证实践
芯华章10月19日在深圳举办Agentic EDA数字流程解决方案研讨会，来自CPU、AI芯片、FPGA、存储及通信芯片领域的六家产业伙伴分享了与芯华章合作的验证实践。
推荐理由：六家芯片公司披露芯华章智能体验证工具在真实项目中的周期、报错收敛与回归人工介入数据，可用于对照验证流程的接入条件。
思尔芯AI 评分4040 
当RISC-V遇上大模型：思尔芯在2026 RISC-V中国峰会展示验证新解法
思尔芯在第六届RISC-V中国峰会上展示了大模型驱动的RISC-V虚拟平台与人机协同调试工作流，该平台可运行固件、引导程序及操作系统，提供处理器、内存、总线、中断及常用外设的仿真环境，并支持断点、观察点、状态检查、执行跟踪及运行状态保存与恢复。
Sigasi 官方动态精选AI 评分6262 Sigasi Visual HDL 2026.5 向 VS Code 中的 AI 智能体开放 MCP 服务器
Sigasi Visual HDL 2026.5 将 Sigasi MCP 服务器开放给在 VS Code 和 Cursor 中运行的 AI 智能体，包括 Claude Code、OpenAI Codex 和 Mistral Vibe。
推荐理由：原文说明 MCP 服务器内置于各版本并列出可接入的智能体与项目级依赖路径改动，可用于比较 HDL 编辑器与 AI 智能体的接入方式。
Chipmind 官方动态AI 评分3838 
如何用 Chipmind Agents 与 RTL Canvas 操作 IP-XACT
Chipmind 介绍如何用 RTL Canvas 将 IP-XACT 元数据可视化为原理图，并由 Chipmind Agents 在底层执行编辑。以开源 PULPino 打包中 882 行 XML 的 apb_uart 组件为例，画布按总线类型着色、折叠物理端口，代理通过 add_instance、connect 等类型化操作生成结构化增量并以 Visual Diff 呈现。
ChipAgents 官方新闻室AI 评分2222 
ChipAgents 获评 2026 Inc. Power Partner Awards 获奖者
ChipAgents 被列入 2026 Inc. Power Partner Awards 获奖名单，该奖项表彰为创业者与企业提供关键服务的 B2B 公司。这家 2024 年成立、总部位于圣克拉拉的智能体 AI 平台已部署在 200 多家半导体公司，平台与模型和工具无关，可运行在客户防火墙内。
Sigasi Visual HDL发行说明 官方动态AI 评分5858 Sigasi Visual HDL 2026.5 发布，MCP 服务器向所有 AI 智能体开放
Sigasi Visual HDL 2026.5 发布，其 MCP 服务器向 VS Code 内的 Claude Code、OpenAI Codex、Mistral Vibe 等 AI 智能体开放，智能体可格式化 HDL、读取 lint 违规并浏览项目结构。
ChipNexus 官方动态精选AI 评分7272 ChipNexus 发布 NEX v5.81，新增模拟设计智能体模式与错误记忆
ChipNexus 发布 NEX v5.81，新增通过 nex --agent=analog 启用的模拟设计模式，由模拟管理器把项目搭建、原理图、版图、仿真、物理验证和报告分派给 Virtuoso 子智能体。
推荐理由：原文列出模拟设计模式覆盖的 Virtuoso、Spectre、Calibre 环节与验收标准，可用于判断智能体接入模拟流程的边界。
芯行纪AI 评分2222 芯行纪获评国家级专精特新“小巨人”企业
芯行纪科技股份有限公司通过专家审核和部内审议等流程，正式被认定为国家级专精特新“小巨人”企业。这是该公司继南京市瞪羚企业、江苏省专精特新中小企业等资质后取得的关键一项国家级认定。
Agnisys 官方动态AI 评分2020 
Agnisys 谈芯片设计方法：从可执行规范自动生成 RTL、UVM 与 C/C++ 测试
Agnisys 介绍以可执行规范为单一事实来源的“规范自动化”方法，从规范自动生成 RTL、UVM 测试及 C/C++ 测试代码。可自动生成的部分包括可编程寄存器、存储器、状态机、总线接口、CDC 逻辑与功能安全机制等，寄存器测试覆盖间接、索引、只读/只写等多种类型。该方法用于设计、验证、软件开发与硅前硅后验证，规范变更后重新生成即可保持各团队同步。
Baum Design Systems 官方动态AI 评分2828 Baum Design Systems 赞助 2026 系统半导体低功耗设计黑客松
Baum Design Systems 赞助了由光云大学半导体设计教育中心与半导体特色化大学事业团主办的“2026 系统半导体低功耗设计黑客松”，并提供 PowerWurzel、PowerSpion 授权及技术支持。
芯行纪AI 评分2222 
芯行纪亮相湾芯展：数字实现EDA方案聚焦复杂SoC与先进工艺收敛
芯行纪在2026湾芯展上围绕复杂SoC大规模设计、国产先进工艺快速收敛及AI Agent重塑数字实现EDA竞争力等工程问题与产业伙伴交流。其以全自研数字布局布线工具AmazeSys为核心，联合AmazeFP、AmazeDRCLite及AmazeME系列机器学习优化工具构成数字实现EDA平台，已落地国内50余家头部芯片设计与制造企业，覆盖RISC-V核、高速接口模块、SoC等项目。
NVIDIA 官方动态AI 评分88 
NVIDIA 扩展 Nemotron 家族：发布 Super VL 与 Bolt 模型
NVIDIA 发布开源 1200 亿参数模型 Nemotron 3.5 Super VL，并推出面向边缘的 Bolt 74B-A9B 24GB 与 Bolt E4B 4GB。
Sigasi 官方动态AI 评分5555 Sigasi 演示 AI 智能体跑完整 HDL 工作流：自报完成后仍有诊断遗留
Sigasi 在 10 月 14 日的线上研讨会中让 AI 智能体（演示用 Claude Code）完成两个 HDL 工程目标，两者都自行结束，但确定性分析仍报出未用信号、generic 映射问题、未约束信号类型和空范围等遗留项。
Siemens Calibre 官方技术博客精选AI 评分6262 Siemens 将 NVIDIA cuLitho 集成进 Calibre，光刻优化最高提速 12 倍
Siemens Digital Industries Software 与 NVIDIA 将 GPU 加速计算光刻库 cuLitho 集成进 Siemens Calibre，在 OPC 等光刻优化负载上实现最高 12 倍加速。
推荐理由：原文给出 Calibre 与 cuLitho 集成在光刻优化负载上的加速倍数与仿真区间，可用于判断 GPU 加速在 OPC、ILT 流程中的接入位置。
Agnisys 官方动态AI 评分3333 Agnisys 2026 Q3 通讯：IDS-AI 验证流水线与 SystemRDL 严格合规等更新
Agnisys 发布 2026 Q3 通讯，重点介绍 IDS-AI 以可核查、可引用的流水线方式支撑 AI 对规格的每项判断，而非仅凭模型结论。
Agnisys 官方动态AI 评分3838 Agnisys 与 Axiomise 合作加速 NoC 设计与形式化签核
Agnisys 与 Axiomise 宣布合作，将 Agnisys 的 IDS-NoC 自动 NoC 生成与 Axiomise 的 nocProve 形式化验证技术结合，面向 AI 处理器、GPU 和 AI 推理引擎等 NoC 设计。双方称该组合旨在缩短上市时间、提升复杂 NoC 设计的质量与验证置信度，减少流片前意外和重投片。
ChipAgents 官方新闻室精选AI 评分7272 ChipAgents 与 NVIDIA 推出 Build-A-Chip-Bench 端到端芯片设计基准
ChipAgents 与 NVIDIA 合作推出 Build-A-Chip-Bench，用于评估 AI 智能体能否从设计规格一路完成数字 IC 物理实现并得到通过验证的 GDS，覆盖架构、RTL、功能验证、综合、布局布线、时钟树综合、时序与功耗签核及物理验证等环节。
推荐理由：该基准把评估从 RTL 生成延伸到物理实现与签核，其初测结果可用于比较智能体在功能与 PPA 之间的落差。
思尔芯精选AI 评分6262 思尔芯与亚科鸿禹签署合并重组协议，合力打造数字前端EDA平台
思尔芯宣布与无锡亚科鸿禹签署合并重组协议，交易完成后两家公司将合并为一家EDA平台公司，并引入新增资金数亿元。资金将重点投向高端验证与仿真方向的研发攻坚、工程团队扩充与客户支持体系建设，华大九天、大湾区基金、央企战略性新兴产业发展基金等投资方将参与赋能。
推荐理由：思尔芯与亚科鸿禹签署合并重组协议并引入数亿元资金，可用于观察国产数字前端EDA在硬件仿真方向的整合路径。
YosysHQ Yosys 综合发行AI 评分2727 Yosys 0.70 发布
Yosys 0.70 发布，新增 optbarriers 实验性优化屏障插入流程，并为 flatten 和 prep 增加 -barriers 选项。新增 mcm 流程用共享加法器图替换常数乘法器，alumacc 增加 -macc-only，rmports 增加 -purge，ltp 增加 -select，同时移除 read_xaiger2 流程。终端模式新增彩色日志输出。
YosysHQ 官方动态AI 评分1818 
YosysHQ 发布 Tabby CAD Suite 20261013 版本
YosysHQ 发布 Tabby CAD Suite 20261013 版本，可下载，该版本包含底层性能改进与缺陷修复。另悉，下次 Yosys 用户组会议上 Hendrik 将介绍 EDAcation——一个把开源 FPGA 工具链整合进单一学生友好环境的 Visual Studio Code 扩展。
Siemens Calibre 官方技术博客AI 评分5858 
Siemens 博客介绍用 Insight Analyzer 结构分析定位模拟电路浮空网络
Siemens Calibre 博客介绍用 Insight Analyzer 做结构签核，从 VDD、GND 等已知电压源沿电路图传播，标出在给定使能/关断配置下缺少直流路径的网络。
合见工软AI 评分3636 
合见工软UVHP硬件仿真加速验证平台获第26届工博会CIIF集成电路创新成果奖
合见工软数据中心级全场景超大容量硬件仿真加速验证平台UVHP在第26届工博会上获“CIIF集成电路创新成果奖”。该平台单机架容量达57亿门，级联可扩展至460亿门，集成自研RTL综合工具UVSyn，填补了国产商用硬件加速器在千片FPGA规模级别的空白。自2024年面世以来，UVHP已应用于AI智算、HPC超算、AD/ADAS智驾等高端芯片开发。
ChipAgents 官方新闻室AI 评分1515 
ChipAgents 工程负责人 Mehir Arora 入选 2026 SEMICON West 20 Under 30
ChipAgents 工程负责人、首位员工 Mehir Arora 入选 2026 SEMICON West 20 Under 30，该 SEMI 奖项表彰微电子供应链中展现领导力、协作与创新的青年从业者。他参与设计 ChipAgents 最初产品、对接早期客户并推动工程团队成长，现主导半导体设计 AI 系统的研发，重点包括领域专用智能体系统、模型训练基础设施与物理智能工具。
芯和半导体AI 评分4040 
芯和半导体Notus封装PCB多物理仿真平台获2026中国工博会国芯展创新成果奖
芯和半导体Notus封装PCB多物理仿真平台在2026中国工博会上获国芯展创新成果奖，这是其系统级EDA连续第二年在该展会获奖。Notus集成信号、电源、电热、热应力等多物理仿真能力，并引入AI智能体平台AgentEvo参与问题定位与设计优化。芯和称该平台已在芯耀辉、易卜半导体、英韧科技、超聚变及联想等用户场景中形成验证。
合见工软精选AI 评分6262 
合见工软UVS+完成香山处理器全功能适配，单核仿真性能提升达2倍
合见工软与北京开源芯片研究院宣布，其自研数字仿真器UVS+已完成香山高性能开源RISC-V处理器的全功能适配，在支持调试、覆盖率收集等全功能基础上，单核仿真性能相较国际领先产品提升高达2倍。
推荐理由：合见工软公布UVS+与香山处理器的适配范围与联合测试性能数据，可用于了解国产仿真器在RISC-V验证中的接入方式。
YosysHQ 官方动态AI 评分5252 
YosysHQ 博客介绍 EDAcation：把 FPGA 硬件综合过程可视化
YosysHQ 博客刊出 Hendrik Folmer 的客座文章，介绍 EDAcation 这一 Visual Studio Code 扩展，它把开源 FPGA 工具链整合进单一环境，将综合、布局布线与可视化放在同一工作流中。
UCIe ConsortiumAI 评分2222 
UCIe 晶圆厂问答：Intel Foundry Services 与 Samsung Foundry 谈 Chiplet 架构的未来
UCIe Consortium 发布对 Intel Foundry Services 和 Samsung Foundry 的问答，讨论 chiplet 架构采用趋势与 UCIe 互连标准的作用。
YosysHQ 官方动态AI 评分1212 
YosysHQ 工程师 Nick 访谈：从 Verilog 静态分析到硬件模糊测试
YosysHQ 发布工程师 Nick 访谈，介绍其从高中自学 TI-BASIC、大学期间做 Verilog 与代码分析项目，到完成仅用开源工具（含 Yosys）的硬件设计毕业项目及 Verilog 静态分析工具荣誉论文的经历。
Siemens Questa / Verification Horizons 官方博客AI 评分2222 
在 ITC 2026 上了解更智能的 In-System Test 验证方法
西门子将在 ITC 2026 展台演示其 In-System Test 验证方法，把 Tessent 实现与 Questa One、Veloce CS 验证技术连成可扩展的分阶段流程。
ChipAgents 官方技术博客AI 评分5858 
ChipAgents 阐述回归分诊的自主根因分析编排思路
ChipAgents 在官方博客中提出面向回归分诊的 AI 原生根因分析思路，把调试难点拆为缺陷难度与缺陷数量两个维度，并指出最难的是大规模下的难缺陷。其流程为传统分箱后再做一次智能分箱合并疑似同源失败，只对每个分箱挑选最小见证仿真并开启波形转储，再交给自主 RCA 生成修复并验证，最后重跑回归确认。
DAC 设计自动化大会AI 评分2222 2027 DAC（Chips to Systems Conference）开放征稿，聚焦 AI 重塑芯片与系统设计
DAC 2027 已开放征稿，会议将于 2027 年 7 月 11–14 日在圣何塞会议中心举行，这是 DAC 首次在圣何塞举办。征稿覆盖 AI、Design、EDA、Security 与 Systems 五大方向，设研究论文、工程报告、专题讨论、工作坊与教程等投稿形式，关注 AI 应用算力需求及 agentic AI 进入设计流程带来的性能、功耗、验证、安全与系统集成新问题。
ChipAgents 官方技术博客AI 评分3030 
AWS 与 ChipAgents 如何用智能体 AI 破解芯片设计工程瓶颈
AWS 与 ChipAgents 在 AWS 上展示 AI 加速芯片设计工作流，聚焦智能体 AI 与 EDA 内置 AI 的区别。AWS 通过 Amazon Bedrock 提供多种前沿模型，并让模型、智能体、RTL、PDK、网表等敏感数据留在客户 VPC 内，沿用既有 EDA 安全模型。演讲指出复杂半导体项目约需 30 个月，验证占工程投入很大比例，且美国芯片工程师中三分之一超过 55 岁。
Siemens Questa / Verification Horizons 官方博客AI 评分5858 
UALink over UCIe 3.0：面向 Chiplet 设计的性能优化解析
Siemens Verification Horizons 博客解析 UALink over UCIe 3.0 如何为 Chiplet 加速器系统提供互联架构。
CHIPS Alliance Chisel 发行AI 评分2222 Chisel v7.16.0 发布
Chisel v7.16.0 发布，Cat 中保留字面量，chiseltest 基本重新实现 verify 函数。修复 Scala 2 中 @public 构造函数 val、connect/bulkConnect 硬件错误区分 LHS/RHS、异常抛出时 DynamicContext 状态泄漏，以及 Bool 调整大小时给出描述性错误。
Chipmind 官方动态AI 评分3838 Chipmind 获 Innosuisse 137 万瑞士法郎资助，加速 AI 驱动芯片设计
Chipmind 通过瑞士创新署 Innosuisse 的 Start-up Innovation Projects 计划获得 137 万瑞士法郎资助，用于扩充研发与工程团队、加速开发 AI 驱动芯片设计技术。
Synopsys 官方新闻RSS精选AI 评分6060 
Synopsys 在 2026 投资者日公布增长战略与长期财务模型
Synopsys 在 2026 投资者日公布长期增长战略与财务模型，预计 2027 财年营收同比增长约 15% 至 11.15 亿美元区间中值。
推荐理由：投资者日披露的长期财务框架与 AOIP、GPT-Synopsys 合作，可用于观察 EDA 厂商在 AI 设计上的商业路径。
Synopsys 官方新闻RSS精选AI 评分7070 
Synopsys 与 OpenAI 宣布战略合作，共同开发芯片设计专用模型 GPT-Synopsys
Synopsys 与 OpenAI 宣布签署多年战略合作协议，共同开发芯片设计专用模型 GPT-Synopsys，OpenAI 将授权使用 Synopsys 的 EDA 工具来开发该模型，双方还约定收入分成与联合市场推广。
推荐理由：Synopsys 与 OpenAI 签署多年协议共同开发芯片设计专用模型，原文交代了分工、收入框架与早期客户接洽状态。