CHIPS Alliance 启动 SV Tools Project，整合 SystemVerilog/UVM 开源工具链
CHIPS Alliance 宣布启动 SV Tools Project，将 sv-tests、Verible、Synlig 和 RISCV-DV 四项开源 SystemVerilog/UVM 工具整合到同一项目下，以提升项目维护者与用户的可视性和支持。
NEWS / 动态
#海外
按时间浏览，使用右上角筛选切换领域。
CHIPS AllianceAI 评分5858
CHIPS AllianceAI 评分2222 
CHIPS Alliance 将参加 2026 OCP EMEA 峰会，Antmicro 展示 Guineveer RISC-V 参考设计
CHIPS Alliance 将于 4 月 29 日至 30 日在巴塞罗那参加 OCP EMEA 2026 峰会，展位 B54 与 SONiC Foundation、OPI 同台，Google 和 Antmicro 代表将讨论开源硅开发。
FOSSi FoundationAI 评分2222 
Latch-Up 2026 首批演讲者公布：开源 ASIC、FPGA 与光子 EDA 等议题
FOSSi Foundation 公布 Latch-Up 2026 首批演讲者，会议将于 5 月 1-3 日在加拿大滑铁卢举行，议题涵盖开源 ASIC 流片、FPGA、开源硅教育等。
FOSSi FoundationAI 评分1212 FOSSi Foundation 公布 Latch-Up 首批演讲阵容
FOSSi Foundation 公布今年 5 月 1-3 日在加拿大滑铁卢举行的 Latch-Up 会议首批演讲者，议题涵盖开源 ASIC 流片、FPGA 与自由开源硅教育等。完整演讲约十分钟，投稿截止日期已延长至 2026 年 4 月 5 日，注册仍在开放中。
CHIPS Alliance精选AI 评分6262 
用 Topwrap 与 Guineveer 设计模块化可复用 RISC-V SoC
CHIPS Alliance 介绍如何用数字设计聚合框架 Topwrap 搭配 RISC-V 参考 SoC Guineveer，组装、扩展并测试自定义 SoC。
推荐理由：原文以 Guineveer 参考 SoC 为例，展示用 Topwrap 的 YAML 描述增删 IP 并接入 Renode、Verilator 与 FPGA 测试的流程。
CircuitSutra Technologies 官方动态AI 评分1818 CircuitSutra 登上 SiliconIndia 封面，因高层抽象左移方法学领导力获认可
CircuitSutra Technologies 登上 SiliconIndia 封面，获认可在高层抽象左移方法学上的领导地位。该公司自 2005 年起专注改变半导体芯片与电子系统设计方式，早期即押注当时仍在成长的 SystemC 技术。文章指出，随着设计系统逐年复杂，设计抽象层高于 RTL 已从细分选择变为必要，ESL 等方法学正走到前台。
YosysHQ nextpnr 布局布线发行精选AI 评分6262 开源布局布线工具 nextpnr 发布 0.10 版本
开源布局布线工具 nextpnr 发布 0.10 版本，新增 archapi 的 resources API，用于表示互斥的布线资源。gowin 架构新增 GW5AST-138C 与 GW5 DSP 支持，并支持 router2 以加快布线，布局布线性能明显提升；gatemate 增加布局规划支持，xilinx 新增 Kintex-7 初步支持。
推荐理由：开源布局布线工具 nextpnr 0.10 的更新清单，可用于比较各 FPGA 架构在布线资源与布局性能上的支持差异。
CircuitSutra Technologies 官方动态AI 评分2828 CircuitSutra 启动 SimplexMicro RISC-V CPU 性能模型开发
CircuitSutra 启动 SimplexMicro RISC-V CPU 的性能模型开发，该项目由双方联合推进，最终目标是将性能模型与 RTL 的相关性控制在 5% 以内。
Sigasi 官方动态AI 评分1515 Sigasi 将在 BCDC 芯片设计研讨会演讲：AI 辅助 HDL 的实践与风险控制
Sigasi 将参加 3 月 25 日在德国埃尔朗根 Fraunhofer IIS 举办的 BCDC 第四届芯片开发会议，主题为“芯片设计中的 AI”。
ACM SIGDAAI 评分1313 ACM/SIGDA 2026年度奖项提名开放
ACM/SIGDA 已开放2026年度奖项提名，涵盖三个奖项：电子设计自动化杰出博士论文奖（OPDA）与杰出新教师奖（ONFA）截止4月30日，先锋成就奖截止4月10日。OPDA表彰对EDA理论或实践有实质贡献的博士论文，先锋成就奖授予在EDA领域有终身杰出贡献和持续影响的个人，ONFA面向展现突出潜力的青年教师在EDA研究与教育方面的表现。
Fraunhofer IIS／EASAI 评分3838 弗劳恩霍夫 IAF 与 IIS 在海尔布隆设立 Chip AI 研究中心
弗劳恩霍夫 IAF 与 IIS 将于 2026 年在海尔布隆建立 Chip AI 研究与创新中心，专注为 AI 及借助 AI 开发创新芯片设计。IAF 侧重用 AI 自动化 CMOS 电路设计步骤，并研究 IP 保护与安全关键应用的设计验证认证；IIS 则开发面向边缘 AI 的模拟与混合信号 CMOS 神经形态处理器及配套训练工具链，聚焦脉冲神经网络。
Sigasi Visual HDL发行说明 官方动态AI 评分4040 Sigasi Visual HDL 2026.1 发布：新增产品手册与 Verilog 高亮改进
Sigasi 发布 Visual HDL 2026.1，重点改进用户体验与第三方工具集成。新版产品手册导航更完整并新增“Getting Started”章节，Verilog/SystemVerilog 代码高亮覆盖更多构造与边界情况，SystemVerilog 方法支持在跳转定义、重命名和查找引用上更精确。
Accellera Systems Initiative精选AI 评分7070 Accellera 批准时钟与复位域交叉（CDC/RDC）标准 1.0 发布
Accellera 董事会批准《IP 抽象时钟与复位域交叉集成标准 1.0》并开放下载，该标准定义厂商中立的 CDC/RDC 意图描述方式，使 IP 提供方与 SoC 集成方能在不同 EDA 工具间交换分析结果并完成签核。
推荐理由：该标准针对不同工具间 CDC/RDC 分析结果无法复用的问题，定义了厂商中立的意图交换方式，可用于评估 IP 到 SoC 集成流程的接入条件。
OpenROAD／OpenROAD InitiativeAI 评分5757 
OpenROAD 与 bazel-orfs 支持数百万实例规模综合
OpenROAD 团队称 Ascenium AS 使用 OpenROAD 项目和 bazel-orfs，在数百万实例规模下数分钟内完成综合。原文未给出具体实例数量、工艺节点、硬件配置与基线对比。
ChipAgents 官方新闻室精选AI 评分6262 
ChipAgents 完成 5000 万美元 A1 轮融资，累计融资 7400 万美元
ChipAgents 宣布完成 5000 万美元超额认购的 A1 轮融资，累计融资达 7400 万美元，由台积电投资的 Matter Venture Partners 领投，Bessemer、Micron、MediaTek 和 Ericsson 等现有投资方参投。
推荐理由：融资公告同时披露了客户规模、ARR 增速与验证环节的自测性能数字，可用于观察智能体平台在芯片设计中的商业进展。
UCIe ConsortiumAI 评分2222 
UCIe 联盟在 Chiplet Summit 2026 上推广开放 Chiplet 生态
UCIe 联盟将参加 2 月 17-19 日在圣克拉拉会议中心举办的 Chiplet Summit，并扩大参与规模，赞助多场活动。联盟主席 Debendra Das Sharma 将发表主题演讲，介绍 UCIe 3.0 规范及裸片间互连标准的采用收益；Intel 与 Cadence 成员将分享互操作性案例。
YosysHQ 官方动态AI 评分2222 
YosysHQ 发布 Tabby CAD Suite 20260204 版本
YosysHQ 发布 Tabby CAD Suite 二月版本，新增显式 verific -sv2017 选项，此前 SystemVerilog 2017 只能通过始终指向最新标准的 -sv 选项调用。
Sigasi 官方动态AI 评分1212 Sigasi 成立 18 周年，回顾 Visual HDL 产品
Sigasi 迎来成立 18 周年，公司由 Hendrik Eeckhaut 与 Philippe Faes 创立，使命是让芯片设计更简单、更快速。去年公司推出了其史上最畅销产品 Sigasi Visual HDL。Sigasi 同时向用户征集对公司、产品与团队的意见反馈。
Chipmind 官方动态AI 评分1818 
Chipmind CEO Harald Kröll 在达沃斯 AI House 谈基于 AI 的芯片设计
Chipmind CEO Harald Kröll 在达沃斯 AI House 参加“GenAI is More Than LLMs”专题讨论，介绍 AI 芯片设计如何跨越通用大模型与开发流程之间的“空白地带”。他指出，通用模型能力虽广，但半导体行业的真正加速来自将 AI 原生融入复杂的 EDA 与开发环境，构建面向硬件工作流的设计感知系统。
CHIPS AllianceAI 评分3333 CHIPS Alliance 2025 回顾：开源芯片的突破之年与未来路线
CHIPS Alliance 回顾 2025 年进展：Caliptra 2.1 RTL 发布并推进后量子就绪，Caliptra 补充基金支持联合投资，OpenPRoT 安全固件项目宣布启动。
Aldec 官方动态AI 评分3636 Aldec ALINT-PRO 2025.12 新增混合语言设计规则
Aldec 发布 ALINT-PRO 2025.12，在 Premium 规则库中新增一组混合语言设计规则，针对 VHDL 与 Verilog/SystemVerilog 在同一项目中的模块/实体例化与参数传递。
Real Intent 官方动态AI 评分4747 
Rivos 基于 Real Intent Meridian RDC 的 AI LLM 芯片复位域交叉方法
Rivos 在 AI LLM 与数据分析数据中心芯片的 RTL 签核流程中采用 Real Intent Meridian RDC 做复位域交叉（RDC）签核，在 IP 与芯片两级运行其层次化流程。初始设置约需数小时，借助已有的 Meridian CDC 设置与自动生成输入文件，完整验证并清理设置约需一周；设计、架构与固件团队共同评审复位场景、违例与约束，最终签核允许部分 waiver。
FOSSi FoundationAI 评分2222 
FOSSi Foundation 公布 Down Underflow 与 Latch-Up 2026 开放硅生态会议计划
FOSSi Foundation 正在筹备两场开源硅生态会议：首届澳大利亚会议 Down Underflow 定于2月28日至3月1日在悉尼举行，Latch-Up 2026 则于5月1日至3日在加拿大滑铁卢大学举办，均为免费注册参加。
FOSSi FoundationAI 评分1818 FOSSi Foundation 首届 Down Underflow 2026 在悉尼举办，公布首批演讲嘉宾与场地
FOSSi Foundation 首届澳洲开源硅会议 Down Underflow 2026 将于 2 月 28 日在悉尼举行，免费参加但需注册。首批演讲涵盖 wafer.space 开源流片、OpenROAD 的 RTL 到 GDS 教学、基于 Slang 的 Verilog 工具、Cocotb 更新及初创公司使用开源硅工具与 IP 的经验。
FOSSi FoundationAI 评分1515 FOSSi Foundation 宣布 Latch-Up 2026 将于 5 月在加拿大滑铁卢大学举办
FOSSi Foundation 宣布开源硅会议 Latch-Up 2026 将于 5 月 1-3 日周末在加拿大安大略省滑铁卢大学举行，这是该会议首次落地美国以外。
Silimate 官方动态AI 评分3030 
Silimate 2025 年终回顾：Preqorsor v1.0 与 SMDB 进展
Silimate 回顾 2025 年实现超 20 倍 ARR 增长、覆盖 10 多家客户并实现盈利，团队从 3 人扩至 6 人。首款产品 Preqorsor 迭代至稳定 v1.0，提供快速 PPA 预测与优化，v2.0 将加入 RTL 级动态功耗预测与优化，底层技术已获专利。第二款产品 SMDB 为面向芯片设计师的 AI 调试与根因分析工具，已帮助解决多个真实缺陷。
CHIPS AllianceAI 评分2222 CHIPS Alliance 执行董事 Rob Mains 谈开源硅的信任、工具与未来
CHIPS Alliance 执行董事 Rob Mains 在开发者访谈中回顾从 IBM 到 Oracle 的硅开发全栈经历，提出开源硅应聚焦各方共需的基础组件，让企业把资源投向差异化创新。他以 Caliptra 为例称开源硬件 IP 已能设计、集成进 SoC 并量产部署，生产就绪需靠多次流片与持续使用来证明。他指出 DRC 与形式验证仍需与代工厂深化协作，规模化协作的最大障碍是信任而非技术。
UCIe ConsortiumAI 评分3030 
UCIe Consortium 2025 年度回顾：UCIe 3.0 规范与生态进展
UCIe Consortium 回顾 2025 年进展，核心是 UCIe 3.0 规范支持 48 GT/s 和 64 GT/s 数据传输速率，并带来架构更新以提升带宽密度、能效与系统级可管理性。
Sigasi 官方动态AI 评分2929 Sigasi Visual HDL 下载量突破 12,000 次
Sigasi Visual HDL 自 2024 年 6 月 19 日发布以来，在 VS Code 市场下载量已超 12,000 次，不含官网直接下载。月下载速度从 2024 年 6 月至 2025 年 9 月的 650 次升至目前超 2,000 次，达到 10,000 次用了一年多，之后不到 2 个月又增 2,000 次。
CHIPS AllianceAI 评分3333 SiFive 工程师 Jack Koenig 谈 Chisel 与 FIRRTL 的开源芯片设计演进
SiFive 高级主任工程师 Jack Koenig 是 Chisel 与 FIRRTL 项目任职最久的维护者之一，十年来参与将 FIRRTL 从原型推进到生产，并推动其 Scala 重实现及基于 MLIR 的 CircuitIR 重写。
Sigasi 官方动态AI 评分2525 Sigasi Visual HDL 在 Google Antigravity 中运行验证
Sigasi 运营副总裁 Mark Christiaens 在 Fedora 43 上试用 Google 随 Gemini 3 发布的智能体开发平台 Antigravity，确认现有 VS Code 版 Sigasi Visual HDL 扩展无需修改即可安装运行，项目可被完整分析并支持图表、导航与文档功能。