ChipAgents CEO 谈智能体 AI 为何是 EDA 以来芯片设计最大变革
ChipAgents 创始人兼 CEO William Wang 在 2026 GSA Tech Summit 小组讨论"加速设计到制造——AI 的新前沿？"上阐述了智能体 AI 是 EDA 之后芯片设计的下一轮演进。
NEWS / 动态
#厂商自述
按时间浏览，使用右上角筛选切换领域。
ChipAgents 官方技术博客AI 评分3030
ChipAgents 官方技术博客AI 评分5858 
ChipAgents 推出一周年回顾：用波形智能体处理 TB 级仿真调试
ChipAgents 发布博客回顾 Waveform Agents 推出一周年，称其面向芯片验证波形调试，通过选择性波形提取、跨文件信号追踪和自动回归分诊，在 TB 级仿真数据上运行，可检测设计或测试平台中的功能失败与断言违规，无需预设错误特征。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 博客：AI 智能体当前可自动化的六项验证任务
ChipAgents 博客列出 AI 智能体当前可自动化的六项芯片验证任务，包括回归失败分诊、根因分析、UVM 生成与覆盖率收敛等。文章称验证已占 ASIC 与 FPGA 项目工程时间的 60-70%，约四分之三半导体项目延期，验证问题是主要延误原因之一。智能体可跨 RTL、波形、仿真日志、UVM 环境、断言与覆盖率数据库推理，自动解析日志、聚类失败、匹配缺陷库并生成 RCA 摘要。
培风图南AI 评分4242 培风图南 Mozz TCAD 2026.04 版本发布
上海培风图南半导体发布 TCAD 套件 Mozz TCAD 2026.04 版本，在仿真效率、求解稳定性、模型精度和操作便利性上均有提升。器件仿真工具 Mozz Device 新增 MixMode 混合模式仿真能力，将分析范围从器件级延伸至电路级，缩短从工艺建模到系统验证的设计迭代周期。该套件覆盖工艺仿真、三维工艺形貌仿真、器件仿真、参数提取、可视化及集成工作平台。
ChipAgents 官方技术博客AI 评分1212 
ChipAgents 招募工程师共建 AI 驱动芯片设计平台
ChipAgents 公开招募工程师，共建其用于芯片设计与验证的智能体 AI 平台。该平台目前被全球数万名工程师使用，可加速 RTL 生成、调试验证问题并自动化重复流程，原需数周的手工任务现可在数天内完成。公司称 ARR 同比增长超过 50 倍。
Siemens Calibre 官方技术博客AI 评分5858 
Siemens EDA 介绍 Calibre 3D IC 解决方案：覆盖 3D IC 物理验证、热与应力分析
Siemens EDA 介绍 Calibre 3D IC 解决方案，由 Calibre 3DStack、3DStack Advanced、3DThermal、3DStress 和 3DPERC 组成，覆盖 3D IC 物理验证、热分析与应力分析。
IC Manage 官方动态AI 评分4242 IC Manage GDP-AI 以生成式与智能体 AI 改造 IP 生命周期管理
IC Manage 宣布为 GDP-AI 设计与 IP 管理系统新增生成式与智能体 AI 能力，用 AI 驱动的 IP 打包、IP 支持和 IP 发现流程替代人工，加速系统与半导体公司的 IP 复用。
培风图南AI 评分2525 
ISEDA 2026 | 培风图南亮相新加坡，展示2nm TCAD与DTCO方案
培风图南在ISEDA 2026发表技术报告，提出面向2nm及以下节点的现代化TCAD路线图，通过GPU加速计算架构与可处理多尺度、多物理场耦合的新型求解器提升仿真效率。公司还展示了将先进仿真工具整合进新一代协同优化DTCO体系、构建可扩展AI仿真预测平台的方案。新加坡国立大学Yee-Chia Yeo教授到访展台并为公司2nm TCAD及DTCO领域创新背书。
Aniah 电气验证与AI技术文章 官方动态AI 评分2222 为什么模拟设计的 AI 需要超越网表的上下文：Aniah 的白皮书解析
Aniah 发布白皮书，阐述模拟与混合信号验证中 AI 不能只依赖原始网表，因为网表只描述连接关系，不包含设计意图、电源域、工作模式和系统约束。其方法基于确定性语义重建、根因聚类和 System Conditional Analysis（SysCon），将原始电路数据转化为经过验证、具备因果依据的模型。
IC Manage 官方动态AI 评分4242 IC Manage 增强 GDP-AI：面向 Cadence Virtuoso 定制 IC 设计
IC Manage 宣布对面向 Cadence Virtuoso 定制 IC 设计的 GDP-AI 设计及 IP 管理系统进行重大增强，覆盖高级暂存、快速定制、AI 驱动工作流自动化和图形化设计差异比对。
Sigasi 官方动态AI 评分2222 Sigasi Visual HDL 推出六集短视频系列，演示 HDL 开发效率功能
Sigasi 推出六集短视频系列，演示 Sigasi Visual HDL 如何帮助 FPGA 和 ASIC 工程师提升效率。视频涵盖 VS Code 中语言服务器的快速导航、100 毫秒内反馈的实时 linting 与快速修复、自动生成框图与状态机等交互式图形视图、智能编辑器加速 RTL 编写、从源码注释提取的即时文档，以及 UVM linting 与拓扑视图调试。
Sigasi 官方动态AI 评分1818 Sigasi 网络研讨会：如何在芯片设计中安全集成 AI 生成代码
Sigasi 举办网络研讨会，介绍其 Visual HDL 如何将 AI 生成代码与确定性验证结合，以安全集成到芯片设计流程中。该研讨会于 3 月 24 日直播，面向希望借助 AI 提速但不愿承担相关风险的工程师。Sigasi 强调获胜的工作流不是单靠 AI，而是 AI 加确定性验证。
EE TimesAI 评分5858 
西门子 EDA 推出 Fuse EDA AI 系统与 Fuse EDA AI Agent
西门子 EDA 推出 Fuse EDA AI System 与 Fuse EDA AI Agent，称其通过上下文感知的自然语言界面编排从概念到制造签核的多工具流程。
Axiomise 官方动态AI 评分2222 
Axiomise 谈形式验证的 11 个问题：亿门级设计与方法论
Axiomise 创始人 Ashish Darbari 在 DVCon USA 后整理形式验证的 11 个常见问题，称团队近期对含 3.38 亿触发器、11 亿门的深度时序设计一次性整体编译，未做 cut-point 或 boxing，借助 Axiomise proof accelerators 在数秒内发现缺陷。
Sigasi 官方动态AI 评分2222 Sigasi 谈 RTL 开发中的 AI：以确定性语义校验保持工程师控制权
Sigasi 发文阐述 AI 在 RTL 开发中的定位：AI 助手与智能体可快速生成 HDL、重构模块、提出修复建议，但生成代码仍需在完整项目上下文中评审与验证。
IC Manage 官方动态AI 评分5252 
IC Manage 将 GDP-XL 升级为 GDP-AI，加入生成式与智能体 AI 能力
IC Manage 宣布把设计数据与 IP 管理系统 GDP-XL 升级为 GDP-AI，现有客户无需数据迁移或系统停机即可获得生成式与智能体 AI 能力。公告列出四项功能：自然语言界面用于查询设计数据、AI 生成含 GDP 命令的工作流脚本、通过 Model Context Protocol 以只读工具实时访问结构化数据、基于 RAG 的文档语义检索。
芯和半导体AI 评分2222 
芯和半导体发布AI时代品牌升级，定位“系统设计领航员”
芯和半导体在SEMICON China期间宣布品牌升级，将公司定位从EDA工具软件公司调整为“AI时代的系统设计领航员”，以系统级集成（STCO）重构芯片到系统的智能设计。公司称将依托多物理场耦合仿真引擎，把设计边界从单芯片扩展至先进封装、异构集成、高带宽存储、超高速互连与AI数据中心架构等完整系统，并围绕Chiplet产业链从工具供应商转向生态构建者。
Sigasi 官方动态AI 评分2020 Sigasi 用户调查揭示 RTL 质量、工作流现状与 AI 集成方向
Sigasi 在成立 18 年之际对数百名用户开展调查，结果显示近 60% 用户每天使用 Sigasi，超 80% 用于 FPGA 设计、超 50% 用于 ASIC/SoC 或 IP 设计。
Sigasi 官方动态AI 评分1515 Sigasi 将参展 GOMACTech 2026，展示 Sigasi Visual HDL 2026.1
Sigasi 宣布将参加 3 月 9–12 日在路易斯安那州新奥尔良 Ernest N. Morial 会议中心举行的 GOMACTech 2026，并在 205 号展位与参会者交流。
UCIe ConsortiumAI 评分2222 
UCIe 联盟在 Chiplet Summit 2026 上推广开放 Chiplet 生态
UCIe 联盟将参加 2 月 17-19 日在圣克拉拉会议中心举办的 Chiplet Summit，并扩大参与规模，赞助多场活动。联盟主席 Debendra Das Sharma 将发表主题演讲，介绍 UCIe 3.0 规范及裸片间互连标准的采用收益；Intel 与 Cadence 成员将分享互操作性案例。
Chipmind 官方动态AI 评分5858 Chipmind 智能体 John 用 20 分钟将 SHA 核集成进 SoC
Chipmind 称其芯片设计智能体 John 在 20 分钟内把 SHA 加密核集成进一颗 SoC，改动 15 个文件且 CI 测试通过，全程无人工交互。John 在既有设计环境中调用 EDA 工具，完成 OBI 到 AXI 桥接、扩展 RTL 测试平台与固件测试并跑通仿真，最终由人类工程师评审通过。
Sigasi 官方动态AI 评分2222 Sigasi Visual HDL：用上游 RTL 质量门禁减少验证与调试负担
Sigasi 提出用 Visual HDL 在编码、复用 IP 和集成 AI 生成代码阶段拦截缺陷，其核心诊断具备确定性和可复现性，可在编辑器与 CI 中一致运行。
Blue Pearl Solutions 官方动态AI 评分3838 
为速度而编码：Blue Pearl Visual Verification Suite 如何帮我写出性能更好的 RTL
Adam Taylor 以 AMD Artix-7（xc7a200t-2）上的 FIR 滤波器为例，将 Blue Pearl Visual Verification Suite（VVS）放入迭代流程，用其 COMB 分析定位直接型累加造成的组合逻辑过深问题。
Aldec 官方动态AI 评分3636 Aldec ALINT-PRO 2025.12 新增混合语言设计规则
Aldec 发布 ALINT-PRO 2025.12，在 Premium 规则库中新增一组混合语言设计规则，针对 VHDL 与 Verilog/SystemVerilog 在同一项目中的模块/实体例化与参数传递。
Real Intent 官方动态AI 评分4747 
Rivos 基于 Real Intent Meridian RDC 的 AI LLM 芯片复位域交叉方法
Rivos 在 AI LLM 与数据分析数据中心芯片的 RTL 签核流程中采用 Real Intent Meridian RDC 做复位域交叉（RDC）签核，在 IP 与芯片两级运行其层次化流程。初始设置约需数小时，借助已有的 Meridian CDC 设置与自动生成输入文件，完整验证并清理设置约需一周；设计、架构与固件团队共同评审复位场景、违例与约束，最终签核允许部分 waiver。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 宣布通过 SOC 2 Type II 合规认证
ChipAgents 宣布已通过 SOC 2 Type II 合规认证，称这是其在企业级安全与运营规范上的重要里程碑。公司表示该认证体现其内部管控与治理能力，可满足对安全要求严格的大型半导体企业；其 Renoir 模型支持气隙、本地部署，客户设计数据隔离且不用于训练其他客户模型。
奇捷科技AI 评分1212 
奇捷科技入选德勤“2025中国明日之星”榜单
奇捷科技入选德勤中国“2025中国明日之星”榜单，颁奖典礼于12月16日在江苏无锡举行。该榜单评选中国市场内创新能力突出、成长潜力显著、商业表现卓越的企业，奇捷科技称其产品和服务已在众多芯片设计企业得到应用和认可。
Sigasi 官方动态AI 评分1515 Sigasi Visual HDL 面向 (E)CAD 经理的 7 项优势
Sigasi Visual HDL 面向 (E)CAD 经理列出 7 项优势，核心是把 IDE 级智能引入 VHDL、SystemVerilog 及混合语言设计。
Sigasi 官方动态AI 评分2222 Sigasi 解读 2024 Wilson 功能验证报告：验证正在吞噬芯片项目进度
Sigasi 援引 2024 Wilson Research Group 功能验证趋势报告指出，2024 年仅 14% 的 IC/ASIC 项目实现首次流片成功，为近 20 年最低；FPGA 项目仅 13% 无重大缺陷逃逸。
YosysHQ 官方动态AI 评分2020 
YosysHQ 发布 Tabby CAD Suite 20251203 版本
YosysHQ 发布 Tabby CAD Suite 20251203 版本，本次更新继续聚焦底层执行时间与可维护性改进，没有大的用户可见变化。同期 Matt 为 DVWorld 做了题为“Formal Verification Adoption Made Easy”的演讲。
Sigasi 官方动态AI 评分2222 Sigasi Visual HDL 验证框架网络研讨会点播上线
Sigasi 上线其 2026 年首场网络研讨会点播，演示如何用 Sigasi Visual HDL 的 shift-left 方法在验证阶段节省时间与成本，面向 SystemVerilog 与 VHDL 的设计和验证工程师。
NVIDIA 官方动态AI 评分3838 
NVIDIA Nemotron Labs：专用 AI 智能体重塑业务的三种方式
NVIDIA Nemotron Labs 博客展示 CrowdStrike、PayPal 和 Synopsys 基于 NVIDIA Nemotron 开放基础模型结合自有数据构建专用 AI 智能体的三种实践。
培风图南AI 评分5858 培风图南发布 TCAD 套件 Mozz 2025.10 版本
苏州培风图南半导体发布工艺与器件仿真套件 Mozz 2025.10 版本，新增三维工艺形貌仿真工具 Mozz ProcEmu、Mozz ProcFlow、Mozz Analytics 和基于有限差分法的三维 RC 参数提取工具 Mozz RCExFD。
芯行纪AI 评分2222 
芯行纪亮相ICCAD 2025，展示AI驱动数字实现EDA工具
芯行纪在ICCAD-Expo 2025展出AI驱动的全自研数字实现EDA工具，包括中国首款全自研数字布局布线工具AmazeSys、智能布局规划工具AmazeFP及机器学习优化工具AmazeME-FP、AmazeME-Place。公司资深工程总监陈小利在演讲中称，AI在布局布线、时序优化、DRC收敛等环节作用突显，相关工具已在RISC-V core、复杂接口模块、GPU硬件加速项目中实践。
NVIDIA 官方动态AI 评分2222 
NVIDIA 在 SC25 展示 BlueField-4 DPU、Quantum-X 光子交换机与 Apollo 物理 AI 开放模型
NVIDIA 在 SC25 上展示了 BlueField-4 DPU、Quantum-X Photonics InfiniBand CPO 交换机及 AI 物理开放模型家族 Apollo，BlueField-4 结合 64 核 Grace CPU 与 ConnectX-9 网络。
NVIDIA 官方动态精选AI 评分6262 NVIDIA 发布开放模型家族 Apollo，面向半导体与工程仿真
NVIDIA 在 SC25 大会上发布开放模型家族 Apollo，面向工业与计算工程仿真，覆盖电子器件与半导体、结构力学、天气气候、计算流体力学、电磁和多物理场等领域。
推荐理由：NVIDIA 发布面向科学仿真的开放模型家族 Apollo，其中半导体方向覆盖缺陷检测与计算光刻，并列出多家 EDA 与设备厂商的接入意向。