Siemens 推出 Calibre Vision AI，将数十亿 DRC 违例归并为可处理信号
Siemens 在 Calibre 官方博客介绍 Calibre Vision AI，用于先进节点 DRC 调试，把数十亿条违例压缩为数百个可处理的 Signal。
NEWS / 动态
#AI＋EDA
按时间浏览，使用右上角筛选切换领域。
Siemens Calibre 官方技术博客AI 评分5858 奇捷科技AI 评分2020 
奇捷科技携 EasyAI ECO Suite 亮相 DAC 2026
奇捷科技在 DAC 2026 展示最新技术成果 EasyAI ECO Suite，将 AI 引擎融入 ECO 全流程，贯穿 SYN NETLIST ECO、DFT NETLIST ECO 与 PR NETLIST ECO 各阶段，以三大核心智能引擎针对补丁大小、运行速度与时序精度瓶颈。
EE TimesAI 评分5858 
ChipAgents 扩展 A 轮再融 6000 万美元，累计融资 1.34 亿美元
ChipAgents 在 DAC 上宣布扩展 A 轮融资新增 6000 万美元，加上 2026 年 2 月的 5000 万美元，累计融资达 1.34 亿美元。公司称 2026 年上半年年度经常性收入增长六倍，在半导体公司完成超过 120 次部署。
CHIPS AllianceAI 评分3030 
CHIPS Alliance 开发者聚焦：Mehdi Saligane 谈 AI 时代重构芯片设计
CHIPS Alliance 开发者聚焦介绍 Mehdi Saligane 的研究：将 AI 辅助设计、开源 EDA、模拟与混合信号自动化、面向 AI 的软硬件协同设计及可信硬件结合，目标是让定制芯片更自动化、可复现、更易获取。
Sigasi 官方动态AI 评分5858 Sigasi 演示四个智能体工作流：用 MCP 校验 AI 生成的 HDL
Sigasi 发布四个演示，展示 Claude Code、Cursor、Copilot 等编码智能体通过 MCP 和 Sigasi CLI 调用其确定性 HDL 分析，用于迭代生成 SDRAM 控制器、修复项目依赖、排查 UVM 测试平台问题和统一格式化 VHDL、Verilog、SystemVerilog 文件。
Tech Funding NewsAI 评分6060 
ChipAgents 的 A 轮融资扩大至 1.34 亿美元，美光、联发科继续跟投
ChipAgents 将 A 轮融资扩大至 1.34 亿美元，新增 6000 万美元，美光与联发科继续以投资方和客户身份参与。公司称 2026 年上半年 ARR 增长 6 倍，平台已部署到 120 多家半导体公司，高于 2 月的 80 家和去年 10 月的 50 家。
ChipAgents 官方新闻室精选AI 评分6262 
ChipAgents 追加 6000 万美元 A2 轮，A 轮总额扩至 1.34 亿美元
ChipAgents 宣布追加 6000 万美元 A2 轮融资，使 A 轮总额扩大到 1.34 亿美元，距其首次 A 轮关闭仅六个月，新投资方 B Capital 加入，Bessemer、Micron、MediaTek、Ericsson 等现有投资方继续参与。
推荐理由：ChipAgents 在首轮 A 轮关闭六个月后追加 6000 万美元，原文给出 ARR 增长与部署公司数量，可用于观察智能体 AI 在芯片设计验证中的商业进展。
ChipNexus 官方动态精选AI 评分6565 ChipNexus 发布 NEX v5.55，新增自定义技能与 EDA 环境解析
ChipNexus 发布 NEX v5.55，新增自定义技能、近乎无限的会话和更强的 EDA 环境识别能力。自定义技能遵循开放的 Agent Skills 规范，以 SKILL.md 组织，可附带脚本与模板；会话通过把较早的对话压缩成模型撰写的摘要来延续，完整对话保存在无损归档中。
推荐理由：原文列出 NEX v5.55 的自定义技能、上下文压缩与 EDA 环境解析能力，可用于评估智能体接入现有工具链的条件。
芯和半导体AI 评分2727 
芯和半导体与诺瓦星云宣布战略合作，AI+EDA赋能LED显控系统设计
芯和半导体与诺瓦星云在DAC 2026上发布战略合作声明，共同推进AI+EDA赋能LED显控系统设计。合作聚焦LED显控产品的板级AI设计与多物理场协同仿真，覆盖PCB设计、高速信号完整性仿真优化、电源完整性与电源分配网络设计、板级热仿真与散热设计。芯和以多物理场AI智能体提升板级设计仿真效率，诺瓦星云提供LED显控产品定义与工程经验，助力新一代控制器、接收卡等产品提升板级设计效率与可靠性。
芯和半导体精选AI 评分6060 
芯和半导体发布EDA2026，升级电热协同、光电联合仿真与AI多智能体
芯和半导体在DAC 2026现场发布EDA2026产品线新版本，围绕电热协同分析、光电联合仿真、AI多智能体三大能力升级。板级仿真平台Notus新增电热双向反馈建模，已在超聚变服务器单板电热协同设计中完成实测验证；ChannelExpert与Metis协同支持CPO封装仿真，在易卜半导体2.5D封装项目中验证，仿真规模较传统方法提升20倍、计算效率提升10倍。
推荐理由：原文列出电热协同、光电联合仿真与AI多智能体三项升级及客户项目验证条件，可用于比较系统级仿真的接入方式。
芯华章AI 评分3838 Agentic EDA 的验证命门：生成更多测试不如形成证据链
芯华章转载文章指出，验证类 Agent 虽能批量生成 testbench、assertion 和 coverage item，但验证材料变便宜不等于可信验证变便宜。
芯和半导体AI 评分5252 
芯和半导体与联想在DAC 2026发布EDA Agent研发成果
芯和半导体在DAC 2026现场联合联想集团发布双方EDA Agent战略合作的最新研发成果，打通PCB研发从设计到仿真验证的全流程AI设计闭环。设计环节的AI建库、AI自动布局、AI Checklist三个模块与仿真环节的DDR及高速信号仿真、CCT AI通道检查、高速链路AI优化模块首尾衔接。
Synopsys 官方新闻RSSAI 评分5858 
Synopsys 在 2026 DAC 展示智能体 AI 芯片设计合作
Synopsys 在 2026 DAC Chips to Systems 大会上展示面向芯片与系统设计的智能体 AI 与先进硅设计技术。
ChipAgents 官方技术博客AI 评分5050 
ChipAgents 扩大与 NVIDIA 合作，推进芯片设计智能体 AI 与 Renoir 模型
ChipAgents 宣布扩大与 NVIDIA 的合作，以 NVIDIA AI 软件和加速计算推进其面向芯片设计与验证的领域专用模型及智能体系统 Renoir。
SiliconANGLEAI 评分3434 
Synopsys 以协同设计与智能体芯片工作流应对物理 AI 复杂度
Synopsys 创新高级副总裁 Prith Banerjee 在 AMD Advancing AI 活动上表示，公司通过协同设计与多智能体工作流应对物理 AI 时代的芯片设计复杂度。
Sigasi RTL技术文章 官方动态AI 评分4040 Sigasi Visual HDL 推出面向团队与 AI 智能体的高级项目设置管理
Sigasi 为 Visual HDL 推出增强的项目设置管理方法，设置存于项目目录下的 .sigasi/settings.json，采用支持注释的 JSONC 格式。
ChipNexus 官方动态AI 评分5858 
PrimisAI 更名为 ChipNexus，NEX 多智能体平台正式推向市场
PrimisAI 更名为 ChipNexus，将 NEX 多智能体生态作为统一商业产品推向市场，并任命拥有 30 年 Intel 经历的 Dan Elmhurst 出任 CEO。
EE TimesAI 评分3030 
Siemens EDA 详解 Fuse EDA AI 系统背后的构建思路
Siemens EDA 的 Niranjan Sitapure 与 Jeff Dyck、Ryan Silk 对谈，讲述 Fuse EDA AI 系统背后的故事与设计思路。该系统针对设计师大量时间花在工具配置、学习和调试上的问题，可自动配置复杂工具设置、诊断并修复失败的仿真，把原本耗时数小时的任务缩短到数秒。它深度集成于现有工具、环境和界面，并通过开放方式扩展到用户自有数据、工具和应用。
中国科学院计算技术研究所AI 评分5858 
中科院计算所三篇 DFT 与功能安全验证论文被 ITC 2026 录用
中国科学院计算技术研究所处理器芯片全国重点实验室的三篇论文被第 57 届 IEEE 国际测试会议 ITC 2026 接收，其中两篇为长文。E-ATPG 提出基于 E-graph 的可测试性感知逻辑重构框架，在保持逻辑功能等价的前提下重构电路结构，以优化 ATPG 搜索空间；另一篇提出基于逻辑综合中间表达的测试点插入框架，实验称相较商用工具的门级和 RTL 方法可用更少测试点提升可测试性，并相比门级方法减少面积开销、改善时序。
Real Intent 官方动态精选AI 评分6262 Real Intent 发布 Riven 签核 AI 智能体，称签核提速最高 10 倍
Real Intent 发布 Riven 签核 AI 智能体，称可在其全部静态签核工具流程中把签核提速最高 10 倍。该智能体基于生成式与智能体 AI，提供工具知识查询、违例分析与优先级排序、错误根因定位及修复建议，工程师可修改或采纳建议后再运行签核工具。
推荐理由：厂商自述称该智能体覆盖静态签核的知识查询、违例排序与根因调试，可观察AI如何接入签核流程。
ChipNexus 官方动态精选AI 评分6767 Primis AI 更名 ChipNexus 并推出智能体芯片设计平台 NEX
Primis AI 宣布更名为 ChipNexus，并推出面向半导体与硬件设计的智能体 AI 平台 NEX。NEX 可生成与重构 RTL、分析原理图、配置并运行数字与模拟仿真、排查验证失败，以及编排综合与物理设计工具，并接入现有 EDA 环境、代码仓库、自动化脚本与 CI/CD。
推荐理由：官方公告列出 NEX 可编排的 RTL、仿真、验证与综合环节，并给出独立评测中双核处理器的实现与验证案例。
Agnisys 官方动态AI 评分2727 Agnisys 将在 DAC 2026 展示 IDS-AI、IDS-NoC 与 DFT 自动化
Agnisys 宣布将在 7 月 27–29 日于长滩举行的 DAC 2026 上展示 IDS-AI、IDS-NoC 及先进 DFT 自动化。IDS-AI 是理解芯片设计意图、覆盖从黄金规范到 RTL 签核全流程的智能体 AI 框架；IDS-NoC 自动生成可扩展、无死锁的开放 SystemVerilog NoC RTL。
ChipAgents 官方新闻室AI 评分2525 
Ambiq 扩大部署 ChipAgents 智能体 AI 平台，加速超低功耗芯片设计与验证
Ambiq 在完成初步评估后扩大了 ChipAgents 智能体 AI 平台的部署范围，覆盖更多工程团队，用于加速超低功耗芯片的设计与验证。ChipAgents 平台可理解规格、RTL、仿真数据、波形等工程资料，帮助工程师自动化重复任务、加快调试。双方将继续探索智能体 AI 在低功耗半导体开发流程中的更广泛应用。
Silicon Integration Initiative精选AI 评分6262 Si2 发布 LBC-bench 公开榜单，评测 LLM 在芯片设计与验证任务上的表现
Si2 宣布上线 LBC-bench，这是一个公开、开源的榜单，用于追踪大语言模型和 AI 智能体在半导体设计与验证任务上的表现，网站代码已在 GitHub 开源。
推荐理由：Si2 以联盟形式推出公开榜单，把 LLM 在芯片设计与验证任务上的评测数据与网站代码一并开源，便于复现与横向比较。
EDNAI 评分6060 
Siemens EDA 收购 SoC 工具公司 Precision Innovations
Siemens EDA 宣布收购总部位于圣迭戈的 EDA 初创公司 Precision Innovations，以 AI 驱动的早期设计探索能力补充其数字设计与实现流程。
Cognichip 官方技术博客AI 评分3838 Cognichip 展示 Seascape 演示：ACI 将芯片前端设计从 20 周压缩至 10 天
Cognichip 在 EETimes Chiplet Conference 上演示了 Seascape——一个用 200 行 Python 编写的全程序化海面计算应用，其实际运行在为此定制的硬件上，含超 8 万行密集数学代码、2000 周期流水线和 256 个并行物理实例。
每日经济新闻AI 评分6060 
月之暗面发布Kimi K3，称48小时自主完成芯片构建优化与验证
月之暗面7月17日凌晨发布Kimi K3，官方称其搭载2.8万亿参数、100万Token上下文，是当前参数体量最大的开源大模型，完整权重将于7月27日前发布。官方表示在连续48小时自主智能体运行中，K3基于开源EDA工具和Nangate 45nm工艺库独立完成芯片的构建、优化与验证，该芯片在100 MHz下完成时序收敛，仿真解码吞吐持续超过每秒8700个Token。
芯华章AI 评分2222 从卖工具到卖结果，本土EDA在Agentic EDA时代的窗口在哪里？
芯华章转载文章讨论Agentic EDA是否会给本土EDA带来新窗口，判断两种结果都会发生：若只是让AI更方便调用现有EDA工具，Cadence、Synopsys、Siemens三大家大概率更强；若价值从"买工具"转向"买结果"，本土EDA可能首次有机会不再只回答与三大家的差距，而是交付可验收的工程闭环。
DATE 设计自动化与测试大会AI 评分2222 
DATE 2027 征稿：第30届欧洲设计自动化与测试大会
DATE 2027 是欧洲设计、自动化、测试与制造领域会议的第30届，现公开征稿，研究论文（D、A、T、E 四个方向）摘要截止2026年9月13日、全文截止9月20日，录用通知11月23日。会议覆盖 IC/SoC、可重构硬件、嵌入式系统与软件的设计、测试及 EDA 工具，并设“量子计算”和“AI4EDA vs AI-Native EDA”两个新兴主题特别日。
ChipAgents 官方新闻室AI 评分4242 
ChipAgents 助 Whalechip 将半导体根因分析从数天缩短至分钟级
Whalechip 部署 ChipAgents 的 Agentic AI 平台后，在一轮 60 小时调试中识别出客户存储控制器中的 4 个关键 bug，并将每轮根因分析周期从数天缩短至最短 15 至 60 分钟。
Chipmind 官方动态AI 评分4242 
Chipmind 推出 RTL Canvas：面向芯片设计智能体的生成式 UI
Chipmind 发布 RTL Canvas，称其为芯片设计工程师与 AI 智能体之间的首个双向契约界面，工程师可在 RTL 图上直接绘制架构意图，智能体生成的改动以可视化差异回显。
芯华章AI 评分3232 所有人都在做 IC Agent，到底谁有护城河？
芯华章转载文章提出 IC Agent 的“五层地权图”，从设计意图、工程资产、工具引擎、流程闭环到 signoff 信任层划分工程控制点。文章认为护城河不在模型参数，而在谁能把 triage、RCA、repair、rerun 与证据链接入真实项目流程，并留下可复查、可复用、可签字的结果。
ChipNexus 官方动态精选AI 评分6060 ChipNexus 发布 NEX v5.48，扩展无头执行与仿真覆盖率分析
ChipNexus 发布 NEX v5.48，将 NEX 从交互式工程助手扩展为可嵌入自动化流程的平台。新版本扩展无头执行能力，支持基于策略的审批控制、结构化 JSON 输出和工作区安全自动执行，并新增带实时日志流式输出的 simulate 工具。
推荐理由：NEX v5.48 把交互式工程助手扩展为可嵌入 CI 的无头执行平台，并新增仿真与覆盖率分析能力。
Sigasi Visual HDL发行说明 官方动态精选AI 评分6262 Sigasi Visual HDL 2026.2 发布，新增模块化项目与 MCP 服务器
Sigasi Visual HDL 2026.2 发布，新增 Modular Projects 项目格式、Sigasi MCP 服务器和重写的 AI-ready CLI，并改进状态机条件可视化与依赖分析。
推荐理由：Sigasi 2026.2 把模块化项目、MCP 服务器与重写 CLI 一并落地，可用于比较 AI 辅助 HDL 开发的接入方式。
Sigasi 官方动态AI 评分5858 Sigasi Visual HDL 2026.2 发布，新增 MCP 服务器与重写 CLI
Sigasi 发布 Visual HDL 2026.2，围绕 AI 辅助 RTL 开发强化三处能力：Modular Projects 成为新项目默认结构，新增 Sigasi MCP 服务器可向 VS Code + Copilot、Cursor 等 AI 助手提供设计信息，Sigasi CLI 完全重写并支持 daemon 以加快重复调用。
Chipmind 官方动态AI 评分88 Chipmind 迁入苏黎世 Technopark，扩展自主芯片设计智能体团队
Chipmind 已搬入苏黎世 Technopark 更大的办公室，以扩展其自主芯片设计智能体并容纳新员工。新总部地址为 Chipmind AG, Technoparkstrasse Nr. 1, ZE 4012, 8005 Zürich，公司同时接入当地的 AI Startup Center 生态。
Axiomise 官方动态AI 评分5353 
Axiomise 用 floatrix 形式验证发现 BF16 除法器隐藏下溢
Axiomise 工程师用 floatrix 在 fpnew FPU 的 BF16 除法器中发现一处下溢漏报：该单元内部以 FP32 计算，对极小结果判定为无下溢、无 inexact，但舍入到 BF16 后该值变为极小且 inexact，按 RISC-V BF16 规则应报下溢，由于标志逻辑绑定 FP32 而非 BF16，设计静默漏掉该异常。
Chipmind 官方动态AI 评分2222 
Chipmind 参与 CHIPS-JU ODE4EC 项目启动会，聚焦开源 EDA 与 AI 芯片设计
Chipmind 宣布参与 CHIPS-JU 旗下 ODE4EC 项目并出席在米兰举行的启动会，该项目聚焦面向欧洲芯片的开源设计环境。Chipmind 在 ODE4EC-PIV 分支中贡献基于其专有 Agent Harnesses 的芯片设计学习循环，用于自主执行工作流、从错误中学习并迭代至设计正确。
OpenROAD／OpenROAD InitiativeAI 评分5050 OpenROAD 百场用户访谈：先进节点 DSE、AI 工作流与 PDK 获取成核心诉求
UC San Diego、亚利桑那州立大学、布朗大学与 Precision Innovations 团队在 NSF POSE 项目支持下，于 2026 年 1-2 月完成 103 场 OpenROAD 用户访谈。
ChipNexus 官方动态AI 评分5858 
ChipNexus 与普渡 SoCET 评测 NEX 的 RTL 设计能力
ChipNexus 与普渡大学 SoCET 团队合作，用从 32 位 ALU 到双核缓存一致 RV32I 处理器的四级任务评测 NEX 的 RTL 设计能力。最复杂设计含 25–30 个 RTL 文件和约 30 个汇编测试程序，人工估计约 100 小时，使用 NEX 后约 2.5–3.5 小时完成，有经验设计者的活跃设计时间降幅在 2.4 倍到 43 倍之间。