Synopsys 公布 2026 财年第三季度财报，营收 24.77 亿美元并上调全年指引
Synopsys 公布 2026 财年第三季度营收 24.77 亿美元，高于上年同期的 17.40 亿美元，GAAP 每股摊薄收益 2.84 美元、非 GAAP 每股收益 3.91 美元，均超出此前指引上限。
NEWS / 动态
#厂商自述
按时间浏览，使用右上角筛选切换领域。
Synopsys 官方新闻RSSAI 评分5858
概伦电子AI 评分2020 一图读懂概伦电子2026年半年报：EDA、IP与测试全布局
概伦电子以“一图读懂”形式披露2026年半年报，展示其业务覆盖SPICE模型与基带/射频建模、PDK开发验证、标准单元库特征化、光刻工艺建模仿真、电路设计与仿真、SoC时序分析、基础与接口IP，以及半导体参数测试和低频噪声测试等环节。图中列出的工具包括BSIMProPlus、MeQLab、NanoSpice系列、NanoDesigner、NanoCell、FS-Pro与9812E等。
Siemens Calibre 官方技术博客AI 评分4545 
为何曲线型 OPC 需要全新的优化方法
随着半导体进入 sub-5 nm 节点，曲线型掩模特征使传统将碎片化位点与 EPE 锚点刚性耦合的 OPC 方法失效，团队被迫在掩模数据膨胀与 EPE 控制之间取舍。
芯华章AI 评分3838 芯华章刘军在中信证券股权投资峰会演讲：可信Agentic EDA筑牢AI产业底座
芯华章科技研发副总裁刘军在中信证券第五届股权投资会议上表示，芯华章已布局智能设计和智能验证Agent，相关测试实现仿真效率7倍以上提升、自动化Debug效率10倍以上提升、自动化Formal验证效率提升70X。他提出可信EDA的核心是用确定性EDA工具对AI输出进行求证并形成可追溯证据链，以应对生成式AI提升代码效率后更重要的芯片设计验证需求。
Siemens Calibre 官方技术博客AI 评分5555 
Siemens Calibre Vision AI 新增 DRC 调试协作工作流
Siemens 在 Calibre 官方博客介绍 Calibre Vision AI 的 DRC 调试协作工作流，包括 Signal 状态跟踪、全局检查与单元过滤以及工作区保存导出。
ChipAgents 官方技术博客AI 评分3636 
ChipAgents 谈多智能体编排：通往 IC 设计自主化的路径
ChipAgents 提出以多智能体编排替代单点 AI 智能体，让多个专用智能体在隔离沙箱中并行探索假设、调用 EDA 工具并评估结果，由工程师在关键节点审核。其平台在客户 WhaleChip 的部署中把 3D IC 根因分析从数天缩短到 15 分钟。文章以功耗优化流程为例，说明单点加速无法压缩整体串行循环，编排才能压缩整个设计迭代。
广立微AI 评分5555 
广立微QuanTest-YAD通过头部Fab认证并在多家Fabless商用
广立微宣布QuanTest-YAD良率感知大数据诊断分析平台已通过行业头部Fab功能与性能双重认证，并在多家顶级Fabless商用落地。该平台打通DFT诊断数据与YMS良率管理系统，融合AI算法实现数据解析、根因定位与PFA候选点推荐的全流程自动化分析。
ChipAgents 官方技术博客AI 评分5050 
ChipAgents 如何用 AI 智能体加速时序收敛
ChipAgents 介绍其构建 AI 智能体闭环以加速时序收敛的方法：在 RTL 阶段为智能体提供分钟级的快速 PPA 反馈，使其能比较不同方案、剔除导致功耗或面积不可接受回退的时序修复。
思尔芯AI 评分5858 
思尔芯发布 RCF RTL 自动分割工具，面向大规模 AI/HPC 芯片原型验证
思尔芯推出自研综合器与 RCF（RTL Compile Flow）工具，直接在 RTL 代码层面做全局时序驱动的自动分割，并让综合与布局布线并行处理，以缩短编译周期、保持设计结构和信号名称一致。
思尔芯AI 评分3838 
面向超大规模SoC的硬件辅助验证：技术演进与左移策略实践
思尔芯阐述面向超大规模SoC的硬件辅助验证（HAV）技术演进与左移策略：硬件仿真运行速度约1MHz、具备全波形追踪与断点调试能力，FPGA原型验证可达十至上百MHz，二者正从割裂走向统一平台。统一架构需应对自动化多FPGA分割、时钟域映射与混合协同验证（连接SystemC或QEMU）等挑战。左移流程分四阶段：RTL早期硬件仿真调试、早期软件开发与软硬件协同、合规性认证、硅前客户对接验证。
Siemens Calibre 官方技术博客AI 评分5858 
Siemens 推出 Calibre Vision AI，将数十亿 DRC 违例归并为可处理信号
Siemens 在 Calibre 官方博客介绍 Calibre Vision AI，用于先进节点 DRC 调试，把数十亿条违例压缩为数百个可处理的 Signal。
奇捷科技AI 评分2020 
奇捷科技携 EasyAI ECO Suite 亮相 DAC 2026
奇捷科技在 DAC 2026 展示最新技术成果 EasyAI ECO Suite，将 AI 引擎融入 ECO 全流程，贯穿 SYN NETLIST ECO、DFT NETLIST ECO 与 PR NETLIST ECO 各阶段，以三大核心智能引擎针对补丁大小、运行速度与时序精度瓶颈。
芯和半导体精选AI 评分6060 
芯和半导体发布EDA2026，升级电热协同、光电联合仿真与AI多智能体
芯和半导体在DAC 2026现场发布EDA2026产品线新版本，围绕电热协同分析、光电联合仿真、AI多智能体三大能力升级。板级仿真平台Notus新增电热双向反馈建模，已在超聚变服务器单板电热协同设计中完成实测验证；ChannelExpert与Metis协同支持CPO封装仿真，在易卜半导体2.5D封装项目中验证，仿真规模较传统方法提升20倍、计算效率提升10倍。
推荐理由：原文列出电热协同、光电联合仿真与AI多智能体三项升级及客户项目验证条件，可用于比较系统级仿真的接入方式。
芯华章AI 评分3838 Agentic EDA 的验证命门：生成更多测试不如形成证据链
芯华章转载文章指出，验证类 Agent 虽能批量生成 testbench、assertion 和 coverage item，但验证材料变便宜不等于可信验证变便宜。
ChipAgents 官方技术博客AI 评分5050 
ChipAgents 扩大与 NVIDIA 合作，推进芯片设计智能体 AI 与 Renoir 模型
ChipAgents 宣布扩大与 NVIDIA 的合作，以 NVIDIA AI 软件和加速计算推进其面向芯片设计与验证的领域专用模型及智能体系统 Renoir。
Siemens Calibre 官方技术博客AI 评分4040 
Calibre RealTime 交互式对称性检查加速模拟 IC 设计
Siemens EDA 在 Calibre DESIGNrev 中集成 Calibre RealTime 对称性检查，将对称性验证嵌入版图环境，在版图创建阶段即时发现违例。该功能支持 X/Y 轴反射、90 度与 180 度旋转检查，可自动生成规则文件、智能识别对称轴，并支持对称性与 DRC 单次联合检查。相比传统手动测量、自定义规则和寄生提取等签核阶段检查方式，其反馈以秒计，有助于缩短调试周期。
培风图南AI 评分2222 
培风图南在半导体分立器件年会展示制造类EDA软件与功率模组多物理场耦合仿真
培风图南在第二十届中国半导体行业协会半导体分立器件年会上展示全系列制造类EDA软件，并作《半导体功率模组的电-热-力多物理场耦合仿真：从芯片精细损耗到全生命周期寿命预测》专题报告。报告基于Mozz TCAD平台，展示从芯片级精细损耗建模、封装结构热力耦合分析到全生命周期寿命预测的技术路径，针对焊层疲劳、键合线脱落等失效模式提供预测性仿真思路。
Real Intent 官方动态精选AI 评分6262 Real Intent 发布 Riven 签核 AI 智能体，称签核提速最高 10 倍
Real Intent 发布 Riven 签核 AI 智能体，称可在其全部静态签核工具流程中把签核提速最高 10 倍。该智能体基于生成式与智能体 AI，提供工具知识查询、违例分析与优先级排序、错误根因定位及修复建议，工程师可修改或采纳建议后再运行签核工具。
推荐理由：厂商自述称该智能体覆盖静态签核的知识查询、违例排序与根因调试，可观察AI如何接入签核流程。
Verific Design Automation 官方动态AI 评分4040 Verific EDA Store 上线，提供 Parser 平台应用可下载示例
Verific Design Automation 宣布推出 Verific EDA Store，提供基于其 Parser 平台构建的 EDA 点工具及可下载示例应用，首批包括层次浏览器、linter、HDL 编辑器和信号追踪器。
Cognichip 官方技术博客AI 评分3838 Cognichip 展示 Seascape 演示：ACI 将芯片前端设计从 20 周压缩至 10 天
Cognichip 在 EETimes Chiplet Conference 上演示了 Seascape——一个用 200 行 Python 编写的全程序化海面计算应用，其实际运行在为此定制的硬件上，含超 8 万行密集数学代码、2000 周期流水线和 256 个并行物理实例。
Axiomise 官方动态AI 评分4040 
为什么 NoC 验证策略必须使用形式化验证
Axiomise 的 Bing Xue 与 Ashish Darbari 撰文指出，传统仿真（含 UVM 测试平台与模糊测试）无法覆盖相干 NoC 中事务交织、虚拟通道、信用与路由表变化等状态空间，流控与信用记账错误、排序违规、一致性状态机错误、死锁及安全侧信道泄漏等深层缺陷可能在奇偶校验与 ECC 通过的情况下仍造成数据损坏或系统冻结。
Real Intent 官方动态AI 评分5858 Real Intent 为 Meridian CDC 增加微架构分析，称违例复核负担降低 95%
Real Intent 宣布为 Meridian CDC 静态签核工具增加微架构分析（MA），称可从 RTL 推断功能意图，识别 FIFO、FSM、计数器、RAM、移位器、寄存器堆和脉冲同步器等结构分析难以完全识别的功能组件。公司称该功能使违例报告精度最高达 98%，设计人员复核负担最多降低 95%。原文将上述数字归于厂商自述，未给出具体设计规模、工艺或独立评测条件。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 将在 DAC 2026 现场演示自主芯片设计
ChipAgents 将在 DAC 2026 展位 #1341 现场演示其多智能体平台如何在现有 EDA 工具与设计环境中自动化设计、验证和调试流程。其与 Analog Devices 的 TechTalk 将讨论智能体 AI 在架构探索、RTL 质量分析、验证加速、物理设计优化与设计收敛中的应用。
NVIDIA 官方动态AI 评分2222 
NVIDIA 如何用 Agent Toolkit 构建可信专用 AI
NVIDIA 介绍其 Agent Toolkit，由 Nemotron 开放模型、NemoClaw 蓝图和 OpenShell 运行时组成，为企业和开发者提供可定制、可控制的专用 AI 智能体基础。
OSVVM 官方验证方法新闻AI 评分2222 OSVVM 2026.05 版本 SetAxi4Options/GetAxi4Options 在时间 0 调用非 AXI4 总线参数会崩溃
OSVVM 2026.05 中，测试用例在时间 0 调用 SetAxi4Options/GetAxi4Options 并传入非 AXI4 总线值参数（如 BRESP）时会崩溃，因新实现直接引用尚未构造的 params 数据结构。解决方法是在进程开头加 WaitForClock(ManagerRec, 0)，其行为与旧版一致且不产生等待。该实现简化了向 VC 添加参数，作者计划推广到其他 VC。
ChipAgents 官方技术博客精选AI 评分6060 
ChipAgents 发布首个芯片设计智能体模型 Renoir
ChipAgents 发布首个面向芯片设计的智能体大模型 Renoir，基于开源权重 MoE 大模型微调，可在气隙本地环境部署。官方称在覆盖 RTL 生成、缺陷定位与规格到代码实现的内部芯片设计基准上，Renoir 超过其基座模型、接近 Claude Opus 4.6，成本降低一半以上。团队表示该模型在数据、时间和算力受限预算下训练，属于一次试水，后续将扩大数据集和训练规模。
推荐理由：ChipAgents 公布 Renoir 的微调来源、内部基准覆盖任务与成本对比，可了解其自评口径与本地部署条件。
Cognichip 官方技术博客AI 评分3636 
Cognichip 全球 AI 硬件黑客松：220+ 学生 10 天生成约 75 万行 RTL
Cognichip 全球高校 AI 硬件黑客松吸引三大洲 220 多名学生，60 多支队伍在十天左右完成 64 个 ASIC 与 FPGA 项目，合计生成约 75 万行 RTL，并颁出 6500 美元奖金及小型物理芯片流片名额。
ChipAgents 官方技术博客AI 评分3838 
为何芯片工程师应关注 AI 生成的行为模型
ChipAgents 技术博客阐述用智能体 AI 快速生成高保真行为模型的六步流程：定义范围、生成参考数据、产出模型、对照黄金仿真验证、迭代精修、部署到仿真环境。
Sigasi 官方动态AI 评分2222 Sigasi 称其 RTL 控制速度快于 AI 生成速度
Sigasi 提出“控制 RTL 快于 AI 生成 RTL”的主张，强调 AI 虽能在数秒内生成看似合理的 RTL，但生成代码仍需在完整项目上下文中验证、理解与审查。
ChipAgents 官方技术博客AI 评分3030 
ChipAgents CEO 谈智能体 AI 为何是 EDA 以来芯片设计最大变革
ChipAgents 创始人兼 CEO William Wang 在 2026 GSA Tech Summit 小组讨论"加速设计到制造——AI 的新前沿？"上阐述了智能体 AI 是 EDA 之后芯片设计的下一轮演进。
ChipAgents 官方技术博客AI 评分5858 
ChipAgents 推出一周年回顾：用波形智能体处理 TB 级仿真调试
ChipAgents 发布博客回顾 Waveform Agents 推出一周年，称其面向芯片验证波形调试，通过选择性波形提取、跨文件信号追踪和自动回归分诊，在 TB 级仿真数据上运行，可检测设计或测试平台中的功能失败与断言违规，无需预设错误特征。
ChipAgents 官方技术博客AI 评分2222 
ChipAgents 博客：AI 智能体当前可自动化的六项验证任务
ChipAgents 博客列出 AI 智能体当前可自动化的六项芯片验证任务，包括回归失败分诊、根因分析、UVM 生成与覆盖率收敛等。文章称验证已占 ASIC 与 FPGA 项目工程时间的 60-70%，约四分之三半导体项目延期，验证问题是主要延误原因之一。智能体可跨 RTL、波形、仿真日志、UVM 环境、断言与覆盖率数据库推理，自动解析日志、聚类失败、匹配缺陷库并生成 RCA 摘要。
培风图南AI 评分4242 培风图南 Mozz TCAD 2026.04 版本发布
上海培风图南半导体发布 TCAD 套件 Mozz TCAD 2026.04 版本，在仿真效率、求解稳定性、模型精度和操作便利性上均有提升。器件仿真工具 Mozz Device 新增 MixMode 混合模式仿真能力，将分析范围从器件级延伸至电路级，缩短从工艺建模到系统验证的设计迭代周期。该套件覆盖工艺仿真、三维工艺形貌仿真、器件仿真、参数提取、可视化及集成工作平台。
ChipAgents 官方技术博客AI 评分1212 
ChipAgents 招募工程师共建 AI 驱动芯片设计平台
ChipAgents 公开招募工程师，共建其用于芯片设计与验证的智能体 AI 平台。该平台目前被全球数万名工程师使用，可加速 RTL 生成、调试验证问题并自动化重复流程，原需数周的手工任务现可在数天内完成。公司称 ARR 同比增长超过 50 倍。
Siemens Calibre 官方技术博客AI 评分5858 
Siemens EDA 介绍 Calibre 3D IC 解决方案：覆盖 3D IC 物理验证、热与应力分析
Siemens EDA 介绍 Calibre 3D IC 解决方案，由 Calibre 3DStack、3DStack Advanced、3DThermal、3DStress 和 3DPERC 组成，覆盖 3D IC 物理验证、热分析与应力分析。
IC Manage 官方动态AI 评分4242 IC Manage GDP-AI 以生成式与智能体 AI 改造 IP 生命周期管理
IC Manage 宣布为 GDP-AI 设计与 IP 管理系统新增生成式与智能体 AI 能力，用 AI 驱动的 IP 打包、IP 支持和 IP 发现流程替代人工，加速系统与半导体公司的 IP 复用。
培风图南AI 评分2525 
ISEDA 2026 | 培风图南亮相新加坡，展示2nm TCAD与DTCO方案
培风图南在ISEDA 2026发表技术报告，提出面向2nm及以下节点的现代化TCAD路线图，通过GPU加速计算架构与可处理多尺度、多物理场耦合的新型求解器提升仿真效率。公司还展示了将先进仿真工具整合进新一代协同优化DTCO体系、构建可扩展AI仿真预测平台的方案。新加坡国立大学Yee-Chia Yeo教授到访展台并为公司2nm TCAD及DTCO领域创新背书。
Aniah 电气验证与AI技术文章 官方动态AI 评分2222 为什么模拟设计的 AI 需要超越网表的上下文：Aniah 的白皮书解析
Aniah 发布白皮书，阐述模拟与混合信号验证中 AI 不能只依赖原始网表，因为网表只描述连接关系，不包含设计意图、电源域、工作模式和系统约束。其方法基于确定性语义重建、根因聚类和 System Conditional Analysis（SysCon），将原始电路数据转化为经过验证、具备因果依据的模型。
IC Manage 官方动态AI 评分4242 IC Manage 增强 GDP-AI：面向 Cadence Virtuoso 定制 IC 设计
IC Manage 宣布对面向 Cadence Virtuoso 定制 IC 设计的 GDP-AI 设计及 IP 管理系统进行重大增强，覆盖高级暂存、快速定制、AI 驱动工作流自动化和图形化设计差异比对。
Sigasi 官方动态AI 评分2222 Sigasi Visual HDL 推出六集短视频系列，演示 HDL 开发效率功能
Sigasi 推出六集短视频系列，演示 Sigasi Visual HDL 如何帮助 FPGA 和 ASIC 工程师提升效率。视频涵盖 VS Code 中语言服务器的快速导航、100 毫秒内反馈的实时 linting 与快速修复、自动生成框图与状态机等交互式图形视图、智能编辑器加速 RTL 编写、从源码注释提取的即时文档，以及 UVM linting 与拓扑视图调试。