跳到正文

NEWS / 动态

#芯片EDA

按时间浏览,使用右上角筛选切换领域。

10月21日周三
  1. NVIDIA 官方动态55
    NVIDIA 官方动态的报道配图

    NVIDIA 发布 cuDSS 正式版,并公布 Synopsys、Cadence 等仿真 GPU 加速进展

    NVIDIA 在 GTC Berlin 宣布 cuDSS 正式可用,用于加速结构应力、流体、电磁场和半导体器件行为等仿真计算。imec 与英飞凌用 Synopsys 软件配合 NVIDIA 加速计算,S-Litho 在 imec 模型上基准测试最高 40 倍加速,英飞凌用 Sentaurus Device 配合 CUDA 库在下一代功率器件三维击穿仿真上实现 12 倍加速。

10月20日周二
10月19日周一
10月17日周六
  1. Agnisys 官方动态20
    Agnisys 官方动态的报道配图

    Agnisys 谈芯片设计方法:从可执行规范自动生成 RTL、UVM 与 C/C++ 测试

    Agnisys 介绍以可执行规范为单一事实来源的“规范自动化”方法,从规范自动生成 RTL、UVM 测试及 C/C++ 测试代码。可自动生成的部分包括可编程寄存器、存储器、状态机、总线接口、CDC 逻辑与功能安全机制等,寄存器测试覆盖间接、索引、只读/只写等多种类型。该方法用于设计、验证、软件开发与硅前硅后验证,规范变更后重新生成即可保持各团队同步。

10月16日周五
  1. 芯行纪22
    芯行纪的报道配图

    芯行纪亮相湾芯展:数字实现EDA方案聚焦复杂SoC与先进工艺收敛

    芯行纪在2026湾芯展上围绕复杂SoC大规模设计、国产先进工艺快速收敛及AI Agent重塑数字实现EDA竞争力等工程问题与产业伙伴交流。其以全自研数字布局布线工具AmazeSys为核心,联合AmazeFP、AmazeDRCLite及AmazeME系列机器学习优化工具构成数字实现EDA平台,已落地国内50余家头部芯片设计与制造企业,覆盖RISC-V核、高速接口模块、SoC等项目。

10月15日周四
  1. Siemens Calibre 官方技术博客62

    Siemens 将 NVIDIA cuLitho 集成进 Calibre,光刻优化最高提速 12 倍

    Siemens Digital Industries Software 与 NVIDIA 将 GPU 加速计算光刻库 cuLitho 集成进 Siemens Calibre,在 OPC 等光刻优化负载上实现最高 12 倍加速。

    推荐理由:原文给出 Calibre 与 cuLitho 集成在光刻优化负载上的加速倍数与仿真区间,可用于判断 GPU 加速在 OPC、ILT 流程中的接入位置。

10月14日周三
  1. ChipAgents 官方新闻室72
    ChipAgents 官方新闻室的报道配图

    ChipAgents 与 NVIDIA 推出 Build-A-Chip-Bench 端到端芯片设计基准

    ChipAgents 与 NVIDIA 合作推出 Build-A-Chip-Bench,用于评估 AI 智能体能否从设计规格一路完成数字 IC 物理实现并得到通过验证的 GDS,覆盖架构、RTL、功能验证、综合、布局布线、时钟树综合、时序与功耗签核及物理验证等环节。

    推荐理由:该基准把评估从 RTL 生成延伸到物理实现与签核,其初测结果可用于比较智能体在功能与 PPA 之间的落差。

  2. 思尔芯62

    思尔芯与亚科鸿禹签署合并重组协议,合力打造数字前端EDA平台

    思尔芯宣布与无锡亚科鸿禹签署合并重组协议,交易完成后两家公司将合并为一家EDA平台公司,并引入新增资金数亿元。资金将重点投向高端验证与仿真方向的研发攻坚、工程团队扩充与客户支持体系建设,华大九天、大湾区基金、央企战略性新兴产业发展基金等投资方将参与赋能。

    推荐理由:思尔芯与亚科鸿禹签署合并重组协议并引入数亿元资金,可用于观察国产数字前端EDA在硬件仿真方向的整合路径。

10月13日周二
  1. YosysHQ Yosys 综合发行27

    Yosys 0.70 发布

    Yosys 0.70 发布,新增 optbarriers 实验性优化屏障插入流程,并为 flatten 和 prep 增加 -barriers 选项。新增 mcm 流程用共享加法器图替换常数乘法器,alumacc 增加 -macc-only,rmports 增加 -purge,ltp 增加 -select,同时移除 read_xaiger2 流程。终端模式新增彩色日志输出。

  2. 合见工软36
    合见工软的报道配图

    合见工软UVHP硬件仿真加速验证平台获第26届工博会CIIF集成电路创新成果奖

    合见工软数据中心级全场景超大容量硬件仿真加速验证平台UVHP在第26届工博会上获“CIIF集成电路创新成果奖”。该平台单机架容量达57亿门,级联可扩展至460亿门,集成自研RTL综合工具UVSyn,填补了国产商用硬件加速器在千片FPGA规模级别的空白。自2024年面世以来,UVHP已应用于AI智算、HPC超算、AD/ADAS智驾等高端芯片开发。

10月12日周一
  1. ChipAgents 官方新闻室15
    ChipAgents 官方新闻室的报道配图

    ChipAgents 工程负责人 Mehir Arora 入选 2026 SEMICON West 20 Under 30

    ChipAgents 工程负责人、首位员工 Mehir Arora 入选 2026 SEMICON West 20 Under 30,该 SEMI 奖项表彰微电子供应链中展现领导力、协作与创新的青年从业者。他参与设计 ChipAgents 最初产品、对接早期客户并推动工程团队成长,现主导半导体设计 AI 系统的研发,重点包括领域专用智能体系统、模型训练基础设施与物理智能工具。

  2. 芯和半导体40
    芯和半导体的报道配图

    芯和半导体Notus封装PCB多物理仿真平台获2026中国工博会国芯展创新成果奖

    芯和半导体Notus封装PCB多物理仿真平台在2026中国工博会上获国芯展创新成果奖,这是其系统级EDA连续第二年在该展会获奖。Notus集成信号、电源、电热、热应力等多物理仿真能力,并引入AI智能体平台AgentEvo参与问题定位与设计优化。芯和称该平台已在芯耀辉、易卜半导体、英韧科技、超聚变及联想等用户场景中形成验证。

  3. 合见工软62
    合见工软的报道配图

    合见工软UVS+完成香山处理器全功能适配,单核仿真性能提升达2倍

    合见工软与北京开源芯片研究院宣布,其自研数字仿真器UVS+已完成香山高性能开源RISC-V处理器的全功能适配,在支持调试、覆盖率收集等全功能基础上,单核仿真性能相较国际领先产品提升高达2倍。

    推荐理由:合见工软公布UVS+与香山处理器的适配范围与联合测试性能数据,可用于了解国产仿真器在RISC-V验证中的接入方式。

10月9日周五
10月8日周四
10月7日周三
10月6日周二
  1. DAC 设计自动化大会22

    2027 DAC(Chips to Systems Conference)开放征稿,聚焦 AI 重塑芯片与系统设计

    DAC 2027 已开放征稿,会议将于 2027 年 7 月 11–14 日在圣何塞会议中心举行,这是 DAC 首次在圣何塞举办。征稿覆盖 AI、Design、EDA、Security 与 Systems 五大方向,设研究论文、工程报告、专题讨论、工作坊与教程等投稿形式,关注 AI 应用算力需求及 agentic AI 进入设计流程带来的性能、功耗、验证、安全与系统集成新问题。

10月2日周五
  1. Tom’s Hardware60
    Tom’s Hardware的报道配图

    亚马逊与Synopsys签署多年超十亿美元协议,扩大EDA与IP授权合作

    亚马逊与Synopsys签署多年协议,金额据称超过十亿美元,双方将深化AI芯片设计合作。亚马逊将授权Synopsys的IP并扩大使用其EDA软件与智能体AI技术;Synopsys则采用AWS计算与存储服务,并使用Amazon Bedrock构建和部署AI应用与智能体,同时针对Trainium和Graviton芯片优化其多物理场解决方案。

10月1日周四
  1. CHIPS Alliance Chisel 发行22

    Chisel v7.16.0 发布

    Chisel v7.16.0 发布,Cat 中保留字面量,chiseltest 基本重新实现 verify 函数。修复 Scala 2 中 @public 构造函数 val、connect/bulkConnect 硬件错误区分 LHS/RHS、异常抛出时 DynamicContext 状态泄漏,以及 Bool 调整大小时给出描述性错误。

  2. Synopsys 官方新闻RSS70
    Synopsys 官方新闻RSS的报道配图

    Synopsys 与 OpenAI 宣布战略合作,共同开发芯片设计专用模型 GPT-Synopsys

    Synopsys 与 OpenAI 宣布签署多年战略合作协议,共同开发芯片设计专用模型 GPT-Synopsys,OpenAI 将授权使用 Synopsys 的 EDA 工具来开发该模型,双方还约定收入分成与联合市场推广。

    推荐理由:Synopsys 与 OpenAI 签署多年协议共同开发芯片设计专用模型,原文交代了分工、收入框架与早期客户接洽状态。

9月30日周三
  1. Synopsys 官方新闻RSS60
    Synopsys 官方新闻RSS的报道配图

    Synopsys 与亚马逊达成多年 IP 协议,金额超 10 亿美元

    Synopsys 宣布与亚马逊达成多年战略协议,金额超 10 亿美元,亚马逊成为其应用优化硅 IP 业务的首个主要客户,协议同时扩展亚马逊对 Synopsys EDA、仿真与分析及智能体 AI 技术的使用。

    推荐理由:协议把 Synopsys 的 IP、EDA 与智能体 AI 打包进亚马逊定制芯片流程,并采用许可加版税的商业模式。

9月29日周二
  1. Tom’s Hardware50
    Tom’s Hardware的报道配图

    从EDA工具到OpenAI Jalapeño:AI如何参与芯片设计

    芯片设计正从工程师使用AI工具,走向AI系统参与设计下一代AI硬件。Cadence、Synopsys、Siemens EDA等厂商的AI增强工具已用于布局布线、验证等环节,新兴智能体可操作多种EDA工具并迭代优化。OpenAI称Jalapeño项目中AI参与实现、设计空间探索与验证,九个月完成设计到流片,BF16乘法器等模块PPA较人工基线提升56%、21%、10%。

9月26日周六
  1. Siemens Questa / Verification Horizons 官方博客40
    Siemens Questa / Verification Horizons 官方博客的报道配图

    从PCIe到UCIe:Chiplet集成如何延续PCIe生态

    随着芯片从单片SoC转向Chiplet架构,PCIe 8.0流量可通过UCIe 3.0在封装内裸片间传输,同时保留PCIe协议模型与软件生态。Siemens Avery PCIe VIP与Avery UCIe VIP提供跨层验证框架,覆盖电源管理、复位、重训练、恢复、降级链路与链路错误处理,并含合规测试套件验证事务顺序、载荷完整性与信用恢复。

9月24日周四
  1. 芯华章22

    芯华章携手近二十家“Token工厂”龙头共建国产AI生态闭环

    9月23日,芯华章与芯擎科技在南京江北新区共同协办AI智能体产业落地闭门研讨会,摩尔线程、无问芯穹、盛科通信、上海兆芯等近二十家产业链企业参会,围绕EDA工具、车规芯片、通用算力与智能汽车应用探讨协同路径。芯华章称已完成面向智能体的设计验证双系统迭代升级,在客户项目中实现数十倍验证效率提升,并以结果交付为导向联合生态伙伴输出覆盖全数字流程、接口IP、融合算力与大模型底座的整套解决方案。