Sigasi Visual HDL 2026.4 发布:新增 Analysis Effort 配置与许可调整
Sigasi Visual HDL 2026.4 新增可配置的 Analysis Effort,对 IP 和库选用 Minimal 模式后仅做索引等最小处理,引用仍保留,但速度更快、内存占用更低且不再报告这些问题。
NEWS / 动态
按时间浏览,使用右上角筛选切换领域。
Sigasi Visual HDL 2026.4 新增可配置的 Analysis Effort,对 IP 和库选用 Minimal 模式后仅做索引等最小处理,引用仍保留,但速度更快、内存占用更低且不再报告这些问题。
DAC 2027 公布执行委员会名单,得州大学奥斯汀分校教授、DeepWeave 联合创始人兼 CTO David Z. Pan 出任大会主席,Cadence 软件工程组总监 Natarajan Viswanathan 任副主席。

FOSSi Foundation发布《El Correo Libre》第100期,回顾ORConf 2026以近200名注册者、60余场演讲成为迄今最大一届。开源包管理与构建工具FuseSoC迎来15周年,已支持EDAM过滤器、虚拟核冲突处理、Edalize流程API及GHDL仿真器等,源码以BSD 2-Clause许可发布。
NVC VHDL 编译器发布 1.23.0 版本,新增对 SystemVerilog 赋值模式表达式、过程断言和定宽类型转换的支持,并可通过捆绑的 VHPI 插件实现随机信号初始化以排查复位问题。

Siemens EDA 的 Questa One Verification IQ Compliance Advisor 用于功能安全合规中的 FMEDA 创建与维护,提供贯穿功能安全生命周期的端到端追溯,可从 Jama、Polarion、DOORS 的需求直接关联到 FMEDA 记录。该工具支持从 Excel 和 CSV 导入 FMEDA 数据,并内置版本管理,以减少手工录入与迁移风险。
OSVVM 协同仿真程序无法像普通 C/C++ 程序那样通过 main 接收命令行参数,因此改用 vusermain.cfg 文件在运行期指定各节点的“命令行”。

思尔芯在2026 DVCon上海、班加罗尔、新竹、横滨巡展中展示SoC验证成果,包括锁步控制、时间同步的虚拟原型与硬件仿真软硬件协同验证框架。展台基于芯神瞳S8-100原型验证系统演示Andes AX66四核RISC-V处理器IP,在Linux KVM下启动两台虚拟机运行TinyStories模型。

思尔芯本月宣布获得RISC-V处理器IP厂商Andes晶心科技颁发的“2026年度最佳合作伙伴”奖,双方合作已从平台适配升级为“IP+EDA+场景”联合交付。Andes的AX45MPV、AX66等RISC-V处理器IP已在思尔芯芯神瞳Prodigy S8-100原型验证系统上运行Linux与边缘AI推理Demo,S8-100单系统等效逻辑容量约1亿门并支持多FPGA扩展。
芯华章与中国移动在2026中国算力大会联合展出"OISA国芯国连"系统,构建面向OISA协议的计算芯片、交换芯片及互联系统端到端验证闭环。该系统通过速度转换桥实现硬件仿真加速平台与真实交换机直连,并支持对接物理GPU、多台仿真平台接入同一交换机等组网模式,覆盖基础组网调试到大规模超节点集群验证。

培风图南在IDAS 2026主论坛发布基于TCAD的虚拟工艺平台,该平台属EDA²创新基础设施,覆盖化学机械抛光、沉积、光刻、刻蚀、离子注入、热退火等完整工艺流程,实现从校准到预测再到优化的正向研发闭环。公司称其MozzTCAD是国内唯一支持FinFET、Nanosheet的3D TCAD仿真工具,已通过行业龙头客户验收,并在部分场景实现对国际标杆产品的性能反超。
合见工软与上海创芯学院共建AI4EDA实战育人平台,在首届夏令营中为54所高校130余名学生提供专题授课、企业研学和URISC项目实训。实训使用合见工软UDA数字设计AI智能工具及UVS仿真、UVD调试、RTL_Eval快速综合工具,覆盖AI辅助RTL设计、仿真、调试与PPA优化全流程。双方后续将在课程共建、实训平台建设和科研联合攻关上继续合作。

Siemens EDA 推出 Questa One VeriThreader,用于建立覆盖系统架构到硅片的数字验证线索。其核心是 Verification Capture Point(VCP),将参数化需求与模型、测试、配置和结果等验证证据关联,使验证活动可追溯、可查询。该工具支持跨领域工作流归一化连接,并提供基于角色的访问控制。
OSVVM 发布 2026.08 版本,新增多行 Alert、Log、LogHeader、PrintLine、PrintHeader 支持,并引入 OsvvmSettingsPkg 新设置方法,设置文件只需列出需改动的变量值。
Yosys 0.69 发布,移除了 abc pass 中与 sum of products 相关的参数,并删除 coolrunner2、greenpak4 综合及相关 pass 和 nlutmap pass。

YosysHQ 发布 Tabby CAD Suite 20260909 版,该版本包含底层性能改进与缺陷修复,Linux 和 macOS 版本所附库也已更新至更新的版本。同期 YosysHQ 还宣布 ORConf 会议视频已在 YouTube 上线。
Siemens EDA 与 Wilson Research Group 发布 2026 功能验证研究结果,IC/ASIC 受访者中报告首次流片成功的比例从 2024 年的 14.4% 降至 2026 年的 5%。研究以四份专题白皮书、一份方法论参考论文和一份功能验证数据图集发布,作者 Harry Foster 认为复杂度本身已发生变化,验证对象更多是含嵌入式软件、安全与保障要求的处理器密集、加速类系统,失效面扩展到固件、安全、功耗、时钟、时序等系统级问题。
FuseSoC 2.4.7 发布,最低 Python 版本要求提升至 3.10,并新增类型检查的 CAPI2 schema。该版本改进生成器哈希,支持 git 库中的 git 子模块与自定义 provider,同时移除 SPDX 时间戳中的微秒。

9月2日,由EDA²主办、行芯科技承办的首届韬设计技术论坛在上海举行,七位来自华为半导体、北大、清华、复旦、鸿芯微纳、芯和半导体与行芯科技的嘉宾围绕τ定律与韬设计展开演讲。行芯科技称已围绕τ=RC构建覆盖规划、提取、分析、收敛的τ-Aware工具框架,九款产品依托汉擎底座。复旦太维平台实测同一设计3D实现后集成面积下降41.7%、功耗降低15%,时序从WNS -0.189ns做到收敛。

深维科技在8月30日于上海松江举办的2026首届太空计算产业发展论坛暨CCF天基算力学术交流会上参展,展示FPGA单粒子可靠性解决方案和FPGA应用开发与部署平台(VESL)。

概伦电子在并购答谢庆典上宣布完成对锐成芯微、纳能微的收购,从单一EDA工具企业升级为EDA+IP全链路生态平台。两家IP平台覆盖模拟、射频、存储、接口等品类,服务全球600余家客户,与30余家晶圆厂合作。概伦电子称并购后可为客户提供从PDK基础IP、EDA工具流程到核心IP的一站式自主化服务。
Verilator 5.052 于 2026-09-05 发布,宣布支持 UVM 2020-3.2,限制见 issue #1538。
推荐理由:Verilator 5.052 宣布支持 UVM 2020-3.2 并列出限制,可用于评估开源仿真器承接 UVM 验证环境的条件。

广立微在IDAS 2026设计自动化产业峰会上集中亮相多款新品,覆盖智能良率溯因Agent、可测试性设计智能体平台与硅光实测数据分析等方向,并承办制造与良率工程分论坛。其QuanTest YAD在第三届“中国芯”EDA专项颁奖中获“金口碑产品奖”。公司同时展示全流程EDA工具、DATAEXP大数据分析平台与AI智能体,分享软硬件一体化良率解决方案。

行芯科技在2026 IDAS设计自动化产业峰会上发布GloryGrid早期供电网络评估与优化工具和GloryET全芯片签核收敛ECO工具,前者面向FinFET、3DIC、Chiplet场景并原生支持异构集成,后者一站式修复时序、功耗、面积、可靠性违例并支持τ-Aware跨层时序ECO。

行芯科技全芯片电源/信号线可靠性签核工具GloryBolt在IDAS 2026设计自动化产业峰会上获第三届“中国芯”EDA专项金口碑产品奖,该奖由中国电子信息产业发展研究院与EDA²联合主办,侧重市场应用成效与用户真实评价。
Chisel v7.15.0 发布,修复了 FileCheck 目录清理的健壮性问题,并新增 DPI 说明文档。依赖方面,CIRCT 从 firtool-1.155.0 连续升级至 firtool-1.158.0,网站依赖 js-yaml 升至 3.15.1,同时为 v7.14.0 启用 MiMa。

Siemens EDA 的 Insight Analyzer 可在 Cadence Virtuoso 的晶体管级原理图环境中执行状态与连接感知的内存争用分析,无需等待仿真向量或芯片级验证。

奇捷科技自主研发的EasyAI ECO Suite智能ECO产品在第三届中国芯EDA专项奖评选中获“技术创新奖”,颁奖仪式于9月1日在上海张江科学会堂举行。该产品将AI引擎融入ECO全流程,以三大核心智能引擎针对补丁大小、运行速度与时序精度瓶颈。其旗舰产品EasylogicECO曾于2024年入围首届“产品革新奖”十大名单,并于2025年获第二届“技术创新奖”。

培风图南在MOS-AK会议上展示国产EDA技术:沈忱博士报告全自动SPICE模型抽取工具,通过算法优化与流程自动化实现从器件特性到紧凑模型参数的高效提取,缩短建模周期,并分享其在全自动DTCO流程中的集成方案。

KLayout 0.30.12 的 macOS DMG 安装包已发布,提供 Sequoia(15.7)、Sonoma(14.8)和 Tahoe(26.6)三个系统版本,其中 Tahoe 版为 ARM64 原生。每个系统提供 3 至 5 个包,按标准、轻量、重量级及 MacPorts、Homebrew、Anaconda3 开发环境区分,均未代码签名或公证,需手动绕过 Gatekeeper。

Axiomise 的 Ashish Darbari 等人发文提出,数据通路验证的缺陷正从数值错误转向状态标志错误,即结果看似正确但异常标志缺失或误报。
CHIPS Alliance 在 2026 OCP 全球峰会上围绕 Caliptra 与 VeeR 项目安排了多场技术分享,覆盖硅信任根、设备身份、密钥分发、设计验证、流式启动、封装级完整性证明与可管理性。
KLayout 发布 0.30.12 热修复版本,修复 Ruby PCell 导致的应用崩溃问题(#2434)。该版本紧随 8 月 23 日的 0.30.11,后者包含 Python API 整数范围检查、LEF/DEF 导入跳过重复 Macro、DRC 回归修复及实验性自定义 PCell 参数页支持等改动。

Synopsys 公布 2026 财年第三季度营收 24.77 亿美元,高于上年同期的 17.40 亿美元,GAAP 每股摊薄收益 2.84 美元、非 GAAP 每股收益 3.91 美元,均超出此前指引上限。
YosysHQ 作为 OSS CAD suite 与 Tabby CAD suite 的维护方发布临时 LLM 政策,要求不要向其 GitHub 项目提交包含 LLM 生成代码的 PR,并称当前不支持使用 LLM。
概伦电子以“一图读懂”形式披露2026年半年报,展示其业务覆盖SPICE模型与基带/射频建模、PDK开发验证、标准单元库特征化、光刻工艺建模仿真、电路设计与仿真、SoC时序分析、基础与接口IP,以及半导体参数测试和低频噪声测试等环节。图中列出的工具包括BSIMProPlus、MeQLab、NanoSpice系列、NanoDesigner、NanoCell、FS-Pro与9812E等。
中胤时尚8月24日盘后公告,拟以2.49亿元收购英诺达不超过33.65%股权,持股比例将由约6.38%升至不超过40.03%,英诺达仍不纳入合并报表。英诺达以自研EDA工具为主,构建硬件验证云平台、自研EDA软件与IC设计服务业务,2025年营收1.00亿元、净利润-2788.50万元,2026年上半年营收6525.41万元、净利润90.09万元。
KLayout 发布 0.30.11 版本,修复 Python API 整数范围检查与 MIN_INT 字符串反序列化问题,并解决 OASIS 错误信息中单元名跳过、DXF 零层重复生成等缺陷。该版本新增 LEF/DEF 导入跳过重复 Macro、选择框样式可视化“Select”与“Partial”,并实验性支持自定义 PCell 参数页。

随着半导体进入 sub-5 nm 节点,曲线型掩模特征使传统将碎片化位点与 EPE 锚点刚性耦合的 OPC 方法失效,团队被迫在掩模数据膨胀与 EPE 控制之间取舍。

AWS 介绍其最高级别支持服务 Unified Operations 如何面向在 AWS 上运行 EDA 负载的半导体公司提供专属团队支持。

Siemens 在 Calibre 官方博客介绍 Calibre Vision AI 的 DRC 调试协作工作流,包括 Signal 状态跟踪、全局检查与单元过滤以及工作区保存导出。