芯和半导体发布EDA2027版本，推出AgentEvo智能体平台与XAI物理智能底座
芯和半导体在2026用户生态大会上发布EDA2027版本，新增3DIC PDK和光电联合仿真平台，并将AI for EDA从单点功能推向平台化。
NEWS / 动态
#先进封装/Chiplet
按时间浏览，使用右上角筛选切换领域。
芯和半导体AI 评分5858
美国财政部／Federal Register精选AI 评分6060 美国财政部拟议对外投资安全规则，将集成电路与先进封装EDA软件列入禁止类技术
美国财政部10月26日发布对外投资安全计划拟议规则，就落实《综合对外投资国家安全法》C编征求意见，意见截止2026年12月7日。规则第851.226条把用于集成电路或先进封装设计的电子设计自动化软件的开发或生产列为禁止类技术，并涵盖前端晶圆制造设备、先进封装设备、DUV与EUV光刻相关物项等。现行规则自2025年1月2日生效以来，财政部已收到约100份半导体和AI领域投资通知。
推荐理由：拟议规则把集成电路与先进封装用EDA软件的开发或生产列入禁止类技术，可用于判断对华投资合规边界。
合见工软AI 评分5858 合见工软在 RISC-V 中国峰会介绍 UniVista Hybrid 混合仿真与玄铁 C930 迁移案例
合见工软在第六届 RISC-V 中国峰会芯片设计与验证分论坛上介绍了 UniVista Hybrid Emulation 混合仿真方案，并分享与达摩院玄铁团队合作的玄铁 C930 RISC-V SoC 迁移案例。
Siemens EDA 先进封装官方博客AI 评分5858 Siemens 发布 Innovator3D IC 2610 更新，新增皮米级数据库与 3Dblox 3.0 协同设计
Siemens 发布 Innovator3D IC 2610 更新，已在 Support Center 提供，取代此前 2604 版本。
Synopsys 官方新闻RSSAI 评分5858 
Synopsys 在 NVIDIA GTC Berlin 展示 20 多款 GPU 加速 EDA 方案
Synopsys 在 NVIDIA GTC Berlin 展示 20 多款 GPU 加速的 EDA 与多物理场方案，现已支持 50 个 NVIDIA CUDA-X 库和框架。
芯和半导体AI 评分4040 
芯和半导体Notus封装PCB多物理仿真平台获2026中国工博会国芯展创新成果奖
芯和半导体Notus封装PCB多物理仿真平台在2026中国工博会上获国芯展创新成果奖，这是其系统级EDA连续第二年在该展会获奖。Notus集成信号、电源、电热、热应力等多物理仿真能力，并引入AI智能体平台AgentEvo参与问题定位与设计优化。芯和称该平台已在芯耀辉、易卜半导体、英韧科技、超聚变及联想等用户场景中形成验证。
UCIe ConsortiumAI 评分2222 
UCIe 晶圆厂问答：Intel Foundry Services 与 Samsung Foundry 谈 Chiplet 架构的未来
UCIe Consortium 发布对 Intel Foundry Services 和 Samsung Foundry 的问答，讨论 chiplet 架构采用趋势与 UCIe 互连标准的作用。
Siemens Questa / Verification Horizons 官方博客AI 评分5858 
UALink over UCIe 3.0：面向 Chiplet 设计的性能优化解析
Siemens Verification Horizons 博客解析 UALink over UCIe 3.0 如何为 Chiplet 加速器系统提供互联架构。
Siemens Calibre 官方技术博客AI 评分4242 
解决 CFET 与背面供电的寄生提取挑战
Siemens Calibre xACT 支持 CFET 建模，并覆盖正面与背面金属层、界面、硅通孔及复杂布线图形的提取，用于分析 CFET 与埋入式电源轨结构中的寄生电阻和电容。
Siemens Questa / Verification Horizons 官方博客AI 评分4040 
从PCIe到UCIe：Chiplet集成如何延续PCIe生态
随着芯片从单片SoC转向Chiplet架构，PCIe 8.0流量可通过UCIe 3.0在封装内裸片间传输，同时保留PCIe协议模型与软件生态。Siemens Avery PCIe VIP与Avery UCIe VIP提供跨层验证框架，覆盖电源管理、复位、重训练、恢复、降级链路与链路错误处理，并含合规测试套件验证事务顺序、载荷完整性与信用恢复。
Synopsys 官方新闻RSS精选AI 评分6060 
Synopsys 与台积电合作推进 A14 认证流程与智能体 AI 工作流
Synopsys 宣布与台积电在 A14 设计使能、智能体 AI 工作流、CoWoS 多die 设计与多物理场签核上展开新合作，数字与模拟流程已获 A14 认证。
推荐理由：Synopsys 与台积电公布 A14 认证流程、智能体工作流与 CoWoS 多die 支持，可用于对照先进节点设计接入条件。
FOSSi FoundationAI 评分2222 
FOSSi Foundation《El Correo Libre》第100期：ORConf 2026、FuseSoC 15周年与OpenTitan Peppermint
FOSSi Foundation发布《El Correo Libre》第100期，回顾ORConf 2026以近200名注册者、60余场演讲成为迄今最大一届。开源包管理与构建工具FuseSoC迎来15周年，已支持EDAM过滤器、虚拟核冲突处理、Edalize流程API及GHDL仿真器等，源码以BSD 2-Clause许可发布。
芯华章AI 评分5050 芯华章与中国移动在2026中国算力大会联合展示OISA超节点验证系统
芯华章与中国移动在2026中国算力大会联合展出"OISA国芯国连"系统，构建面向OISA协议的计算芯片、交换芯片及互联系统端到端验证闭环。该系统通过速度转换桥实现硬件仿真加速平台与真实交换机直连，并支持对接物理GPU、多台仿真平台接入同一交换机等组网模式，覆盖基础组网调试到大规模超节点集群验证。
行芯科技AI 评分4040 
行芯科技承办首届韬设计技术论坛：七位嘉宾共探τ定律与τ-Aware EDA工具生态
9月2日，由EDA²主办、行芯科技承办的首届韬设计技术论坛在上海举行，七位来自华为半导体、北大、清华、复旦、鸿芯微纳、芯和半导体与行芯科技的嘉宾围绕τ定律与韬设计展开演讲。行芯科技称已围绕τ=RC构建覆盖规划、提取、分析、收敛的τ-Aware工具框架，九款产品依托汉擎底座。复旦太维平台实测同一设计3D实现后集成面积下降41.7%、功耗降低15%，时序从WNS -0.189ns做到收敛。
行芯科技AI 评分5555 
行芯科技在IDAS 2026发布GloryGrid与GloryET两款新品
行芯科技在2026 IDAS设计自动化产业峰会上发布GloryGrid早期供电网络评估与优化工具和GloryET全芯片签核收敛ECO工具，前者面向FinFET、3DIC、Chiplet场景并原生支持异构集成，后者一站式修复时序、功耗、面积、可靠性违例并支持τ-Aware跨层时序ECO。
UCIe ConsortiumAI 评分1818 
UCIe 3.0 在 FMS 2026 引发关注，入围 Best in Show 连接类决赛
UCIe 联盟在 FMS 2026 上介绍了 UCIe 3.0 规范，其赞助专场由 Intel 的 Gerald Pasdast 主讲，梳理 UCIe 三代演进并说明 3.0 如何推进开放标准化的 die-to-die 互连。
UCIe ConsortiumAI 评分2222 
UCIe 联盟：以开放 Chiplet 生态支持汽车计算未来
UCIe 联盟通过标准化 die-to-die 互连推进面向汽车计算的开放 Chiplet 生态，其汽车工作组（AWG）负责把汽车需求转化为对 UCIe 演进的输入，而不重新定义规范或给出完整系统级方案。
Agnisys 官方动态AI 评分4040 
Agnisys 推出 IDS-NoC：面向现代 SoC 的可配置 NoC IP 生成器
Agnisys 推出 IDS-NoC 可配置生成器，可按用户定义配置自动生成 NoC IP，支持拓扑、路由算法、仲裁策略及 initiator/target 数量等参数。生成的 NoC 采用 mesh 拓扑，通过 Network Interface 将 AXI4 事务打包为 72 位定宽 flit 传输，并按写地址/写数据、写响应、读地址、读数据划分四条虚拟通道以降低死锁风险。
芯和半导体精选AI 评分6060 
芯和半导体发布EDA2026，升级电热协同、光电联合仿真与AI多智能体
芯和半导体在DAC 2026现场发布EDA2026产品线新版本，围绕电热协同分析、光电联合仿真、AI多智能体三大能力升级。板级仿真平台Notus新增电热双向反馈建模，已在超聚变服务器单板电热协同设计中完成实测验证；ChannelExpert与Metis协同支持CPO封装仿真，在易卜半导体2.5D封装项目中验证，仿真规模较传统方法提升20倍、计算效率提升10倍。
推荐理由：原文列出电热协同、光电联合仿真与AI多智能体三项升级及客户项目验证条件，可用于比较系统级仿真的接入方式。
培风图南AI 评分2222 
培风图南在半导体分立器件年会展示制造类EDA软件与功率模组多物理场耦合仿真
培风图南在第二十届中国半导体行业协会半导体分立器件年会上展示全系列制造类EDA软件，并作《半导体功率模组的电-热-力多物理场耦合仿真：从芯片精细损耗到全生命周期寿命预测》专题报告。报告基于Mozz TCAD平台，展示从芯片级精细损耗建模、封装结构热力耦合分析到全生命周期寿命预测的技术路径，针对焊层疲劳、键合线脱落等失效模式提供预测性仿真思路。
行芯科技AI 评分3838 
行芯τ-Aware Signoff：守护每一颗τ芯片流片成功
行芯科技在EDA²主办的韬（τ）EDA工具链专题研讨会上分享τ-Aware Signoff方案，以GloryEX和GloryBolt两大自主EDA产品分别承担RC寄生提取与EM/IR电源可靠性签核。
CHIPS AllianceAI 评分1818 CHIPS Alliance 开发者聚焦：AMI 首席安全架构师 Stefano Righi
CHIPS Alliance 开发者聚焦栏目介绍 AMI 首席安全架构师 Stefano Righi，他自1985年以固件开发者起步，近十年专注平台安全方案。Righi 最看重已毕业的 Caliptra 项目，该项目提供规范、硅逻辑、ROM 与固件，用于在数据中心级 SoC 中实现 Root of Trust for Measurement 模块，支持设备身份、度量启动与证明。
CHIPS AllianceAI 评分2222 
CHIPS Alliance 参加 2026 OCP EMEA 峰会，Antmicro 演示 Guineveer RISC-V 参考设计
CHIPS Alliance 于 4 月 29-30 日在巴塞罗那参加 2026 OCP EMEA 峰会，Google 与 Antmicro 代表在展台讨论开源芯片开发。
UCIe ConsortiumAI 评分2525 
UniVista 谈 UCIe 如何成为 Chiplet 产业的基石
UniVista 作为 UCIe IP 供应商，提出 UCIe IP 产品竞争力取决于四个维度：对从物理层到协议层完整规范的理解、基于行业洞察的产品定义、涵盖 SI/PI/EMI/热与应力的工程实现，以及跨晶圆厂、先进封装、EDA 与 NoC 的开放生态协作。
IEEE TCADAI 评分5858 FrqBooster：面向多die FPGA的拥塞感知HLS加速器频率优化映射
研究提出面向频率的HLS加速器设计空间探索方法FrqBooster，用拥塞感知的模块映射算法缓解多die FPGA上的跨die互连延迟、局部资源拥塞和设计空间膨胀问题。方法先分析加速器模块间连接并构建优化目标，再分析各模块资源开销并提出两阶段资源均衡策略，最后用拥塞感知算法完成整体探索。实验显示，在U250和U280平台上，FrqBooster相对Vivado默认实现的最大频率提升分别为73.15%和81.22%；在加速器设计空间探索场景中相对相关工作的最大提升为25.84倍。
UCIe ConsortiumAI 评分2222 
UCIe联盟成员访谈：Socionext谈其UCIe贡献与路线图
Socionext以Contributor成员身份参与UCIe联盟，正评估基于UCIe的裸片间互连技术并计划将其集成到面向数据中心与汽车市场的定制SoC平台。公司计划在物理层、可测试性标准和集成方法论方面贡献力量，并与封装伙伴评估2.5D/3D/5.5D集成方案。其看好的应用包括数据中心AI/ML加速器集成、软件定义汽车的异构计算平台及高分辨率成像系统。
Siemens Calibre 官方技术博客AI 评分5858 
Siemens EDA 介绍 Calibre 3D IC 解决方案：覆盖 3D IC 物理验证、热与应力分析
Siemens EDA 介绍 Calibre 3D IC 解决方案，由 Calibre 3DStack、3DStack Advanced、3DThermal、3DStress 和 3DPERC 组成，覆盖 3D IC 物理验证、热分析与应力分析。
芯和半导体AI 评分2222 
芯和半导体获中国IC成就奖年度技术突破EDA公司奖，推动DTCO向STCO范式转移
芯和半导体在2026年中国IC设计成就奖评选中获“年度技术突破EDA公司”奖，奖项肯定其在推动后摩尔时代系统级集成设计工具演进中的技术突破。其全栈集成系统EDA平台以STCO系统技术协同优化为核心理念，集成自主研发的SI/PI、电磁、电热、应力等多物理场耦合引擎，覆盖芯片、Chiplet先进封装、PCB板级到整机系统的全链路分析。
UCIe ConsortiumAI 评分3535 
UCIe联盟成员专访：GUC谈UCIe规范贡献与路线图
GUC（Global Unichip）作为UCIe联盟Contributor成员，参与多个UCIe工作组并基于其2.5D/3D封装经验提供反馈，还曾与一家欧洲主要汽车厂商合作提出面向汽车的特性建议。
CHIPS AllianceAI 评分2222 
CHIPS Alliance 将参加 2026 OCP EMEA 峰会，Antmicro 展示 Guineveer RISC-V 参考设计
CHIPS Alliance 将于 4 月 29 日至 30 日在巴塞罗那参加 OCP EMEA 2026 峰会，展位 B54 与 SONiC Foundation、OPI 同台，Google 和 Antmicro 代表将讨论开源硅开发。
芯和半导体AI 评分2222 
芯和半导体发布AI时代品牌升级，定位“系统设计领航员”
芯和半导体在SEMICON China期间宣布品牌升级，将公司定位从EDA工具软件公司调整为“AI时代的系统设计领航员”，以系统级集成（STCO）重构芯片到系统的智能设计。公司称将依托多物理场耦合仿真引擎，把设计边界从单芯片扩展至先进封装、异构集成、高带宽存储、超高速互连与AI数据中心架构等完整系统，并围绕Chiplet产业链从工具供应商转向生态构建者。
UCIe ConsortiumAI 评分5555 
Chiplet Summit 2026：UCIe 3.0 获互操作奖项，Intel 与 Cadence 演示跨厂商互操作
UCIe Consortium 在 Chiplet Summit 2026 上宣布，UCIe 3.0 规范获得大会连接与互操作性最佳展示奖，该规范将数据率提升至 48 GT/s 和 64 GT/s，并增强功耗优化与可管理性。
芯和半导体精选AI 评分6060 
芯和半导体在DesignCon 2026发布多智能体平台XAI与低频电磁仿真平台Janus
芯和半导体在DesignCon 2026发布多智能体平台XAI与低频电磁仿真平台Janus，并升级“从芯片到系统”全栈EDA方案。XAI集成四大智能体，覆盖系统知识库自然语言交互、电路仿真AI参数优化、AI预测与传统热仿真协同建模、PDK及IP的AI参数化建模。
推荐理由：芯和一次发布多智能体平台XAI与低频电磁仿真平台Janus，并列出全栈工具升级项，可用于对照其系统级EDA布局。
UCIe ConsortiumAI 评分2222 
UCIe 联盟在 Chiplet Summit 2026 上推广开放 Chiplet 生态
UCIe 联盟将参加 2 月 17-19 日在圣克拉拉会议中心举办的 Chiplet Summit，并扩大参与规模，赞助多场活动。联盟主席 Debendra Das Sharma 将发表主题演讲，介绍 UCIe 3.0 规范及裸片间互连标准的采用收益；Intel 与 Cadence 成员将分享互操作性案例。
OpenROAD／OpenROAD Initiative精选AI 评分7272 
OpenROAD 回顾 2025：强化时序收敛、3DIC 与 LLM 设计研究基础
OpenROAD 官方回顾 2025 年进展，称其已由 OpenROAD Initiative（ORI）治理，该机构随 NSF POSE 第二阶段资助于 2025 年 9 月启动，由 UCSD 主导、Precision Innovations 牵头产业维护者。
推荐理由：OpenROAD 官方复盘 2025 年在时序收敛、3DIC 数据模型与 LLM 闭环后端上的进展，可了解开源 EDA 当前能力边界。
UCIe ConsortiumAI 评分3030 
UCIe Consortium 2025 年度回顾：UCIe 3.0 规范与生态进展
UCIe Consortium 回顾 2025 年进展，核心是 UCIe 3.0 规范支持 48 GT/s 和 64 GT/s 数据传输速率，并带来架构更新以提升带宽密度、能效与系统级可管理性。
UCIe ConsortiumAI 评分3838 
UCIe 联盟研讨会：Chiplet 生态协作与 UCIe 3.0 采用进展
UCIe 联盟举办研讨会，Alphawave Semi、Siemens EDA、Synopsys、Cadence 与 Ayar Labs 等成员公司探讨 UCIe 如何加速 chiplet 设计。